В волне AI и HPC compute плотность растёт очень быстро, но вместе с этим растёт и сложность packaging + interconnect. Пока инженеры фокусируются на HBM3e и интеграциях уровня CoWoS, базовый, но критичный процесс — Potting/encapsulation — становится ключевым фактором system performance, reliability и manufacturing cost. Это уже не просто физическая защита: это system engineering на стыке materials science, thermodynamics, electromagnetics и precision manufacturing.
Для AI accelerators и сложных SiP с chiplets, dense interconnect и HBM, Potting/encapsulation влияет на SI, thermal management и long-term reliability. Малейшие defects (voids, delamination, CTE mismatch) могут приводить к катастрофическим failures. Поэтому компетенция в Potting/encapsulation — core для AI hardware. Понимание того, как HILPCB помогает оптимизировать AI interconnect и carrier-substrate designs, — хороший старт.
Базовая роль Potting/encapsulation в advanced AI packaging
В традиционном packaging potting/molding защищает silicon die и wire bonds от moisture, contamination, vibration и shock. Но в 2.5D/3D AI packages (CoWoS, EMIB, FO-WLP) Potting/encapsulation выполняет более глубокие функции.
Во‑первых, structural support и stress buffering. AI accelerators часто используют большие silicon interposers или organic substrates с SoC и HBM stacks. Материалы (silicon, organics, copper) имеют разный CTE; при нагреве/охлаждении CTE mismatch создаёт thermo‑mechanical stress, который вызывает cracks, micro-bump fractures или warpage. Качественный Underfill заполняет gap die/substrate и распределяет точечные напряжения по package, повышая reliability.
Во‑вторых, это часть thermal path. Thermal Conductivity compounds влияет на то, как тепло достигает heatsink. Для AI GPU 1000W+ материалы должны работать вместе с TIM и Lid/IHS, формируя low-thermal-resistance path.
В‑третьих, влияние на electrical performance. Encapsulation — dielectric; Dk/Df влияют на propagation и loss. В HBM с тысячами параллельных линий нужны точный modeling и контроль, чтобы избежать crosstalk и impedance mismatch.
Как выбор материалов влияет на HBM3 SI
HBM3/3e уже на 9.6 Gbps/pin. Signal path включает microstrip на IC Substrate PCB, Copper pillar micro-bumps и области, окружённые encapsulant. Поэтому выбор материалов Potting/encapsulation — SI‑critical.
Два фактора:
Dielectric properties (Dk/Df): Dk меняет effective impedance. Если реальный Dk отличается от simulation inputs, возникают discontinuities, reflections и деградация eye diagram. Высокий Df усиливает HF attenuation и снижает SNR. Нужны ultra-low-loss compounds — наравне с выбором
HBM3 interposer PCB materials. Требуется co-optimization.Uniformity & voiding: voids/bubbles создают неравномерные dielectric регионы и local impedance steps. В Underfill вокруг dense Copper pillar arrays void-free fill — серьёзная process challenge.
HILPCB как опытный PCB/substrate manufacturer учитывает связь материалов и high-speed design и помогает учитывать packaging effects уже на этапе substrate design, совместно выбирая HBM3 interposer PCB materials и encapsulation strategy.
Key performance comparison for advanced packaging materials
| Metric | Epoxy molding compound (EMC) | Liquid encapsulant |
|---|---|---|
| Dk @10GHz | 2.8 - 3.5 | 2.5 - 3.2 |
| Df @10GHz | 0.005 - 0.015 | 0.003 - 0.010 |
| Thermal conductivity (W/m·K) | 0.6 - 5.0 (fillable) | 0.2 - 3.0 (fillable) |
| CTE (α1) | 7 - 15 ppm/°C | 20 - 50 ppm/°C |
| Typical use cases | High-volume molding, top-side CoWoS encapsulation | Underfill, precision dispensing |
Может ли Potting/encapsulation решить thermal challenge high-TDP AI accelerators?
Да, но только как часть system-level thermal solution. Сам compound не “рассеивает” тепло — он помогает проводить его по thermal path.
В типичном package тепло от silicon проходит несколько слоёв до heatsink. Любой bottleneck повышает junction temperature, вызывает throttling или damage. Две роли:
- Underfill heat conduction: Underfill в первую очередь про stress relief, но также даёт боковой путь тепла в substrate и помогает hotspot/равномерности.
- Top encapsulation + TIM coupling: основной heat flow идёт через TIM к Lid/IHS. Низкая теплопроводность molding compound на die edges приводит к heat accumulation и ухудшению gradients, поэтому используются более проводящие compounds и оптимизированные TIM interfaces.
Нужна electro-thermal co-simulation (power map, substrate copper layout, TIM thickness/conductivity, свойства Potting/encapsulation).
Key process considerations для Copper pillar interconnect
Copper pillar — mainstream для die-to-interposer/substrate interconnect, но pitch <40µm и high aspect ratio делают Underfilling сложным.
Flowability & speed: capillary flow через узкие gaps и покрытие больших die areas требуют контроля viscosity/surface tension/cleanliness. Incomplete flow → voids.
Filler particle size: silica filler повышает thermal conductivity и снижает CTE, но крупные частицы вызывают clogging. Для dense Copper pillar arrays нужны nano fillers.
Stress control during cure: shrink создаёт compressive stress; при плохом контроле/CTE mismatch возможны fatigue cracking и delamination. Нужна оптимизация cure profiles.
⚠ Key Potting/encapsulation design points
- Prioritize CTE matching: держать CTE compound близко к substrate/die для минимизации thermo‑mechanical stress.
- Strong adhesion is critical: высокая adhesion к passivation/solder mask/substrate снижает moisture ingress и delamination.
- Strict voiding control: vacuum assist и методы контроля voids критичны для SI и механики.
- Warpage simulation and management: ранняя warpage simulation и управление деформацией post-mold напрямую влияют на SMT yield.
Влияние encapsulation strategy на CoWoS/EMIB yield
В CoWoS/EMIB Potting/encapsulation определяет cost/yield через warpage control.
CoWoS “sandwich” (organic substrate + silicon interposer + multi-die) может сильно warp’иться при cure/cool-down. Excess warpage вызывает downstream SMT issues на High-Speed PCB, ускоряет fatigue micro-bumps/BGA balls и осложняет CoWoS carrier substrate testing (нестабильный probe contact).
В EMIB interconnect board manufacturing stress может передаться в substrate и вызвать delamination/cracks EMIB.
Нужны low-stress/low-CTE materials, оптимизация mold design, точные cure profiles и stress-balancing layers в substrate design, плюс координация packaging house ↔ supplier (HILPCB).
Какие тесты подтверждают reliability после encapsulation?
Качество Potting/encapsulation валидируют через JEDEC/IPC accelerated tests:
- TCT (-40°C…125°C) для solder fatigue и interfacial delamination,
- HAST (moisture ingress, delamination resistance),
- Drop & shock,
- Warpage measurement (этап
CoWoS carrier substrate testing).
HILPCB AI substrate & interconnect manufacturing capabilities
| Parameter | HILPCB capability | Value for AI packaging |
|---|---|---|
| Max layer count | 56 layers | Supports ultra-complex power networks and high-speed routing |
| Min line/space | 1.5/1.5 mil (38/38 µm) | Meets high-density interconnect needs for HBM and chiplets |
| HDI technology | Anylayer | Increases routing density and shortens signal paths |
| High-speed materials | Megtron 6/7, Tachyon 100G, ABF | Supports PCIe 6.0 and 224G/s SerDes |
| Impedance control accuracy | ±5% | Protects high-speed signal quality |
DFM для low-volume prototypes
В early AI development low-volume prototypes критичны по cost и скорости итерации. DFM по Potting/encapsulation снижает rework.
Для HBM3 interposer PCB low volume важно балансировать performance и manufacturability: лучшие compounds дорогие и “узкие” по process window. HILPCB предлагает более зрелые альтернативы.
Структура тоже важна: keep-out и flow guides улучшают Underfill flow и снижают void risk. Warpage учитывать уже в substrate design (copper balance, stackup symmetry), особенно в low volume без статистики SPC.
HILPCB — one-stop HDI PCB → Prototype Assembly.
Future trends
Hybrid Bonding, CPO, sustainable materials, smart packaging (sensors).
FAQ
Почему Potting/encapsulation настолько важна в advanced AI packaging?
В advanced AI packaging Potting/encapsulation уже не является просто защитным слоем. Она напрямую влияет на механическую стабильность, тепловое поведение, влагостойкость и долговременную надежность тонкопитчевых межсоединений.
Как выбор материала влияет на электрические, тепловые и механические характеристики?
На поведение корпуса влияют диэлектрическая проницаемость, потери, CTE, модуль, теплопроводность и влагопоглощение материала. Даже термически сильный compound может при плохом механическом согласовании усиливать warpage, delamination и stress на микроинтерконнектах.
Какие тесты должны подтверждать надежность после encapsulation?
Надежная программа валидации обычно сочетает TCT, HAST, drop или shock tests, а также warpage measurement. В совокупности эти проверки показывают, выдерживает ли инкапсулированный package термоциклирование, влажностную нагрузку, механическое воздействие и последующие этапы сборки.
Почему DFM особенно важен для low-volume AI prototypes и будущих упаковочных трендов?
У low-volume AI prototypes мало технологических данных и почти нет запаса на дорогой rework, поэтому DFM критичен для раннего выбора материалов, путей течения и структурных запасов. С развитием Hybrid Bonding, CPO и более сложных package-архитектур эта дисциплина становится еще важнее.
Conclusion
В AI chip interconnect и carrier-substrate PCB Potting/encapsulation стала enabling technology для performance/reliability/cost. Она влияет на high-speed SI, thermal efficiency, mechanical stability и yield. Для Copper pillar и warpage CoWoS/EMIB нужны materials science, process engineering и multiphysics simulation.