10-Lagen-PCBs markieren den Punkt, an dem HDI- (High-Density-Interconnect-) Via-Technologie von einer nützlichen Optimierung zu einer echten Fertigungsnotwendigkeit wird. Auf dieser Lagenzahl enthalten Designs regelmäßig große BGA-Bausteine mit 500 bis 1500 Pins bei 0,5-0,8 mm Pitch, mehrere gleichzeitig laufende Hochgeschwindigkeits-Busse sowie Stromversorgungsnetze, die vier oder mehr dedizierte Ebenen erfordern. Standard-Durchkontaktierungen allein reichen für die dafür nötige Routing-Dichte nicht mehr aus.
An diesem Punkt muessen Teams meist entscheiden, ob klassisches Multilayer-Routing noch ausreicht oder ob HDI-PCB Faehigkeiten und Multilayer-PCB Stack-up-Planung gemeinsam neu bewertet werden sollten.
Dieser Leitfaden ist um die praktische Kernfrage herum aufgebaut, die die meisten 10-Lagen-Projekte antreibt: Wie führe ich Signale aus dichten BGA-Gehäusen heraus und route sie zu ihrem Ziel, ohne mein Boardflächen-Budget zu sprengen? Die Antwort hängt vom BGA-Pitch, der Pinzahl, der Signalgeschwindigkeit und vom Konstruktionstyp ab, also ob Standard-FR-4, Hochfrequenz-Hybrid oder Starrflex. Dieser Leitfaden behandelt all diese Variablen zusammen mit den Fertigungsgrenzen und DFM-Regeln, die darüber entscheiden, was in der Produktion tatsächlich umsetzbar ist.
F&E-Teams aus Frankreich, den Niederlanden und Australien arbeiten regelmäßig mit HILPCB bei der Entwicklung von 10-Lagen-HDI-Prototypen zusammen. Dabei profitieren sie von unserer schnellen Lieferzeit und dem dedizierten englischsprachigen Engineering-Support, der die Lücke zwischen Designabsicht und Fertigungsrealität schließt.
HILPCB-Fertigungskapazität: Wir fertigen 10-Lagen-PCBs mit 1+8+1- und 2+6+2-HDI-Strukturen, lasergebohrten Blind Vias bis 0,1 mm, Buried Vias in inneren Cores und sequentieller Laminierung mit ±50 μm Registrierung. Vom Prototyp bis zur Serie liefern wir kontrollierte Impedanz bis ±8% und vollständige elektrische Verifikation.
In Diesem Leitfaden
- Warum Designs auf 10 Lagen wechseln
- HDI-Via-Typen und ihr Fertigungsprozess
- BGA-Escape-Routing: Strategien nach Pitch
- Stack-up-Design und Lagenzuordnung
- Sequentielle Laminierung: Funktionsweise und Kosten
- Materialauswahl über verschiedene 10-Lagen-Konstruktionen hinweg
- 10-Lagen-PCBs für Hochfrequenz- und HF-Anwendungen
- 10-Lagen-Starrflex-Konstruktionen
- DFM-Regeln für 10-Lagen-HDI-Boards
- Fordern Sie Ihre Machbarkeitsprüfung für 10-Lagen-HDI an
Warum Designs auf 10 Lagen wechseln
Der Sprung von 8 auf 10 Lagen wird durch zwei gleichzeitige Anforderungen ausgelöst, die eine 8-Lagen-Leiterplatte nicht mehr parallel lösen kann.Routing-Stau unter großen IC-Gehäusen. Moderne FPGAs, SoCs und Application-Prozessoren verwenden BGA-Gehäuse mit 500 bis 2000 Pins bei Pitches von 0,4 bis 1,0 mm. Auf einer 8-Lagen-Platine verbrauchen diese Bausteine die verfügbaren Routing-Kanäle von vier Signallagen sehr schnell, insbesondere wenn mehrere Bausteine mit hoher Pinzahl dicht beieinander sitzen. Eine 10-Lagen-Platine stellt fünf oder sechs Signallagen bereit. Damit lassen sich gezielt einzelne Lagen bestimmten Bussystemen zuweisen, etwa DDR-Speicher auf einem Lagenpaar, PCIe auf einem anderen und USB/Ethernet auf einem dritten, ohne Signale zur gemeinsamen Nutzung derselben Lagen zu zwingen.
Komplexere Stromverteilung. Designs mit fünf bis acht verschiedenen Versorgungsschienen benötigen dedizierte Ebenen für eine saubere und niederimpedante Stromverteilung. Auf einer 8-Lagen-Platine müssen zwei Versorgungsebenen alle Spannungsdomänen über Split Planes aufnehmen. Eine 10-Lagen-Platine kann drei Versorgungsebenen bereitstellen und reduziert dadurch den Bedarf an Splits sowie die damit verbundenen Signalintegritätsprobleme.
Die Kostensteigerung von 8 auf 10 Lagen liegt auf Board-Ebene bei etwa 20-30%. Wenn zusätzlich HDI-Via-Technologie benötigt wird, also Blind und/oder Buried Vias, kommen weitere 15-30% auf die Basiskosten der Multilayer-Leiterplatte hinzu. Die Alternative, nämlich eine größere 8-Lagen-Platine zu wählen und nur mit Durchkontaktierungen zu arbeiten, ist jedoch oft teurer, wenn Gehäusegröße, Steckverbinderpositionen und systemweite Packaging-Vorgaben mitgerechnet werden.
HDI-Via-Typen und ihr Fertigungsprozess
HDI-Via-Strukturen sind das prägende Fertigungsmerkmal von 10-Lagen-PCBs. Jeder Via-Typ bringt spezifische Anforderungen, Fähigkeiten und Kostenfolgen mit sich.Blind Vias
Blind Vias verbinden eine Außenlage mit einer oder mehreren Innenlagen, ohne die gesamte Board-Dicke zu durchdringen. In 10-Lagen-Konstruktionen sind vor allem folgende Konfigurationen verbreitet:
L1-L2 und L9-L10 (einlagige Blind Vias): Diese verbinden die äußere Signallage mit der benachbarten Referenzebene und stellen das einfachste sowie kostengünstigste HDI-Merkmal dar. Sie werden entweder nach der Endlaminierung per Laserbohren für Durchmesser ≤0,15 mm oder per tiefenkontrolliertem mechanischem Bohren für größere Durchmesser erzeugt, oder aber die äußeren Core-Paare werden vor der Laminierung gebohrt und metallisiert.
L1-L3 oder L1-L4 (mehrlagige Blind Vias): Diese überbrücken zwei bis drei Lagen und ermöglichen Signalwechsel von der Oberfläche direkt auf innere Routing-Lagen. Das Aspektverhältnis, also Tiefe zu Durchmesser, darf für zuverlässige Kupfermetallisierung 1:1 nicht überschreiten. Ein Blind Via über 0,2 mm Dielektrikum sollte also mindestens 0,2 mm Durchmesser haben.
Lasergebohrte Blind Vias, also Microvias, werden mit UV- oder CO2-Lasern erzeugt, die das Dielektrikum abtragen. UV-Laser liefern sauberere und präzisere Bohrungen von 0,075 bis 0,10 mm, arbeiten aber langsamer. CO2-Laser sind schneller, erfordern bei glasfaserverstärkten Dielektrika jedoch eine Conformal-Mask- oder Copper-Window-Prozessführung. Typisch ist ein Microvia-Durchmesser von 0,1 mm oben und 0,06 mm unten bei konischer Form.
Buried Vias
Buried Vias verbinden ausschließlich Innenlagen und sind auf beiden Außenseiten der Leiterplatte unsichtbar. Bei einer 10-Lagen-Platine sind Konfigurationen wie L2-L9 über den gesamten inneren Core oder L3-L8 beziehungsweise L4-L7 üblich.
Buried Vias werden gebohrt und metallisiert, bevor die Endlaminierung stattfindet. Der Innen-Core muss daher zunächst als eigenständige Multilayer-Leiterplatte gefertigt und elektrisch geprüft werden, bevor die äußeren Aufbau-Lagen hinzugefügt werden. Der Vorteil besteht darin, dass Buried Vias auf den Außenlagen keinerlei Routing-Fläche verbrauchen und damit mehr Platz für Bauteile lassen. Kostenseitig bedeutet dies mindestens einen zusätzlichen Presszyklus plus elektrische Prüfung des Innen-Cores.
Via-Stack-Notation
Zur Beschreibung von HDI-Strukturen verwendet die Branche standardisierte Notationen:
- 1+8+1: Eine Aufbau-Lage pro Seite auf einem 8-Lagen-Core. Ermöglicht Blind Vias L1-L2 und L9-L10.
- 2+6+2: Zwei Aufbau-Lagen pro Seite auf einem 6-Lagen-Core. Ermöglicht Blind Vias L1-L2, L1-L3, L8-L10 und L9-L10.
- 1+N+1 mit Buried Vias: Eine Aufbau-Lage pro Seite plus Buried Vias im Core, beispielsweise L3-L8.
Die 1+8+1-Struktur ist für 10-Lagen-Boards die kosteneffizienteste HDI-Variante, weil sie im Vergleich zu 2+6+2 nur einen sequentiellen Laminationszyklus pro Seite erfordert statt zwei.
BGA-Escape-Routing: Strategien nach Pitch
[BGA-Escape-Routing](/blog/bga-assembly/) ist der Hauptgrund, warum Designs auf 10 Lagen wechseln. Die Strategie hängt direkt vom Ball-Pitch ab, und jede Pitch-Stufe bringt ihre eigenen Via- und Routing-Anforderungen mit sich.1,0-mm-Pitch-BGA
Bei 1,0 mm Pitch lassen sich die meisten Signale noch mit Standard-Durchkontaktierungen und Dog-Bone-Fanout-Mustern herausführen. Das 1,0-mm-Raster bietet mit 0,7 mm Abstand zwischen Via-Pads bei 0,3-mm-Bohrungen genügend Platz, um bei 4/4mil Leiterbahn/Abstand eine Leiterbahn zwischen benachbarten Vias durchzuführen. Zwei Signallagen reichen in der Regel aus, um ein voll belegtes 1,0-mm-BGA mit bis zu 600 Pins zu entflechten.
Via-in-Pad ist bei diesem Pitch nicht zwingend erforderlich, kann aber zur Layout-Vereinfachung und Flächeneinsparung eingesetzt werden.
0,8-mm-Pitch-BGA
Bei 0,8 mm Pitch schrumpft der Abstand zwischen den Via-Pads deutlich. Durchkontaktierungen mit Dog-Bone-Fanout funktionieren noch für die äußeren zwei bis drei Reihen, aber innere Reihen lassen sich bei 4/4mil Standardregeln nicht mehr zwischen den Pads herausführen. Der übliche Ansatz nutzt Via-in-Pad, gefüllt und verschlossen, für die äußeren zwei Reihen und Dog-Bone-Fanout für die inneren Reihen. Typischerweise werden drei Signallagen benötigt: L1 für den Außenbereich, L3 für den nächsten Ring und L5 oder L7 für die restlichen inneren Anschlüsse.
0,65-mm-Pitch-BGA
Bei 0,65 mm Pitch sind Durchkontaktierungen innerhalb des BGA-Padfelds zu groß und blockieren benachbarte Routing-Kanäle. Für das Escape-Routing sind Blind Microvias erforderlich:
- Die äußeren Reihen entkommen über Blind Vias L1-L2 mit 0,1 mm Durchmesser und 0,25 mm Pad
- Signale wechseln auf innere Routing-Lagen wie L3, L5 und L7 für die horizontale Weiterführung
- Via-in-Pad mit lasergebohrten Microvias ist zwingend, Dog-Bone-Muster haben keinen Platz mehr
Ein 10-Lagen-1+8+1-HDI-Stack-up ist die minimale praktikable Konfiguration für 0,65-mm-BGAs mit mehr als 300 Balls.
0,5-mm-Pitch-BGA
Bei 0,5 mm Pitch stoßen selbst Blind Microvias in einer 1+8+1-Struktur bei hochpoligen Gehäusen an ihre Grenzen. Bausteine mit mehr als 500 Balls bei 0,5 mm Pitch erfordern unter Umständen 2+6+2-HDI mit zusätzlichen Escape-Lagen oder eine Kombination aus Blind und Buried Vias. Der Microvia-Durchmesser muss dann 0,1 mm oder kleiner sein, mit Capture Pads von 0,2 bis 0,25 mm.
Bei besonders anspruchsvollen 0,5-mm-Pitch-Gehäusen mit über 1000 Pins reicht eine 10-Lagen-Platine möglicherweise nicht mehr aus. Dann sollte ein Wechsel auf 12 oder mehr Lagen oder der Einsatz von Any-Layer-HDI in Betracht gezogen werden.
Stack-up-Design und Lagenzuordnung
Ein gut ausgelegtes 10-Lagen-Stack-up balanciert Signalrouting, Impedanzkontrolle, Stromverteilung und Fertigbarkeit.Empfohlenes 10-Lagen-Stack-up
| Layer | Funktion | Kopplung | Typische Zuordnung |
|---|---|---|---|
| L1 | Signal (Top) | Microstrip → L2 | Bauteilseite, BGA-Escape |
| L2 | Masseebene | — | Durchgehende Referenz |
| L3 | Signal (Innen 1) | Stripline L2/L4 | Hochgeschwindigkeits-Routing |
| L4 | Versorgungsebene 1 | — | Kernspannung |
| L5 | Signal (Innen 2) | Stripline L4/L6 | Allgemeines Routing |
| L6 | Masseebene | — | Zentrale Referenz |
| L7 | Signal (Innen 3) | Stripline L6/L8 | Allgemeines Routing |
| L8 | Versorgungsebene 2 | — | Sekundäre Spannung |
| L9 | Signal (Innen 4) | Stripline L8/L10 | Hochgeschwindigkeits-Routing |
| L10 | Masseebene | Microstrip L9→L10 | Untere Referenz |
Strategie für die Lagenzuordnung
Nicht alle Signallagen leisten dasselbe. Ihre Position im Stack bestimmt ihre elektrischen Eigenschaften:
- L1 und L10 (äußere Microstrip-Lagen): ideal für Hochfrequenzsignale, die von kurzen Leitungen, leichterer Impedanzabstimmung und direkter Bauteilanbindung profitieren.
- L3 und L9 (oberflächennahe Striplines): optimal für kontrollierte Impedanz-Busse wie DDR, PCIe und LVDS. Die beidseitigen Referenzebenen bieten hervorragende Abschirmung und Übersprechisolierung.
- L5 und L7 (zentrale Striplines): geeignet für langsamere Signale, Taktverteilung und Leitungen, die maximal gegen Bauteilstrahlung isoliert werden sollen. Die zentrale Lage liefert die beste thermische Stabilität für impedanzkritische Leiterbahnen.
Sequentielle Laminierung: Funktionsweise und Kosten
10-Lagen-HDI-Boards erfordern sequentielle Laminierung. Dieser mehrstufige Pressprozess ist der kritischste Fertigungsschritt für Yield und Zuverlässigkeit.Prozess für die 1+8+1-Struktur
Fertigung des Innen-Cores: Der 8-Lagen-Core von L2 bis L9 wird als Standard-Multilayer mit einer konventionellen Einzelpressung gefertigt. Alle Innenlagenmuster, Buried Vias, sofern vorhanden, und Ebenenstrukturen werden fertiggestellt und elektrisch geprüft.
Vorbereitung der Aufbau-Lagen: Für die Außenlagen L1 und L10 werden Kupferfolie und Prepreg oder alternativ RCC vorbereitet.
Zweite Laminierung: Die Aufbau-Materialien werden beidseitig auf den geprüften Core gepresst. Temperatur- und Druckprofile müssen so geführt werden, dass eine hohlraumfreie Verbindung entsteht, ohne die innere Struktur zu stören.
Bildung der Blind Vias: Nach der Laminierung werden Blind Vias von L1 nach L2 und von L10 nach L9 per Laser für Microvias ≤0,15 mm oder per tiefenkontrolliertem mechanischem Bohren erzeugt.
Metallisierung und Außenlagenbearbeitung: Die Blind Vias werden metallisiert, anschließend werden die Kupfermuster auf L1 und L10 belichtet und geätzt.
Kostenauswirkung der sequentiellen Laminierung
| HDI-Struktur | Zusätzliche Laminationszyklen | Ungefähre Kostenprämie |
|---|---|---|
| Standard 10 Lagen ohne HDI | 0 | Basis |
| 1+8+1 nur mit Blind Vias | 1 pro Seite | +15-25% |
| 1+8+1 mit Buried Vias | 1 pro Seite + 1 für den Core | +30-45% |
| 2+6+2 | 2 pro Seite | +40-60% |
Kritische Prozesskontrollen
- Registrierung: Die Muster der Aufbau-Lagen müssen innerhalb von ±50 μm, Standard, oder ±25 μm, erweitert, zu den Zielmarken des Innen-Cores ausgerichtet werden. Mustererkennungssysteme am Laserbohrer referenzieren auf Fiducials der frisch metallisierten Lage.
- Blind-Via-Tiefe: Der Laser muss exakt auf der Zielkupferlage stoppen. Kupfererkennung und kalibrierte Leistungseinstellungen sichern die konstante Tiefenkontrolle.
- Harzfüllung: Das Prepreg zwischen Aufbau und Core muss Kupferzwischenräume vollständig und hohlraumfrei ausfüllen. Unzureichende Füllung erzeugt Schwachstellen mit Delaminationsrisiko.
Querschnitt einer 10-Lagen-1+8+1-HDI-Leiterplatte mit lasergebohrten Blind Microvias von L1 nach L2, die an den Innen-Core anbinden. Diese 0,1-mm-Microvias ermöglichen Fine-Pitch-BGA-Escape-Routing, das mit Durchkontaktierungen nicht erreichbar wäre. Genau diese Grundtechnologie macht 10-Lagen-HDI-Boards für moderne SoC- und FPGA-Designs in Consumer-, Industrie- und Automotive-Anwendungen möglich.
Materialauswahl über verschiedene 10-Lagen-Konstruktionen hinweg
### FR-4 für Standard-10-Lagen-BoardsFür die meisten 10-Lagen-Designs mit Datenraten unter 5Gbps ist High-Tg-FR-4 mit Tg ≥170°C die Standardwahl. Die inneren Core-Lagen müssen den thermischen Stress der zusätzlichen Presszyklen in der sequentiellen Laminierung aushalten. Standard-FR-4 mit Tg 130°C kann beim zweiten Pressen dimensionsinstabil werden.
Empfohlene High-Tg-Materialien sind ITEQ IT-180A mit Tg 175°C, Isola 370HR mit Tg 180°C und Shengyi S1000-2 mit Tg 170°C. Diese Werkstoffe liefern die Z-Achsen-Stabilität, die für zuverlässige Blind- und Buried-Via-Verbindungen erforderlich ist.
Low-Loss-Materialien für schnelle 10-Lagen-Boards
Für Datenraten über 5Gbps, etwa bei PCIe Gen 4, 10GbE oder USB4, können die Innenlagen auf Mid-Loss-Materialien wie ITEQ IT-150DA mit Df 0,010 oder Panasonic Megtron 4 mit Df 0,005 aufbauen. Die äußeren Aufbau-Lagen können weiterhin Standard-FR-4-Prepreg verwenden, um Kosten zu begrenzen, wodurch ein Hybrid-Stack entsteht.
Für Designs mit Signalen über 10Gbps auf mehreren Lagen liefert eine vollständige Low-Loss-Konstruktion mit Megtron 6, Df 0,002, über den gesamten Aufbau die geringste Kanaldämpfung.
Materialien für die Aufbau-Lagen
Die äußeren Aufbau-Lagen, also das Dielektrikum von L1 und L10, verwenden entweder Standard-Prepreg mit Kupferfolie oder RCC. RCC ermöglicht dünnere und gleichmäßigere Dielektrika von 50 bis 80 μm. Das ist für lasergebohrte Microvias vorteilhaft, weil dünnere Dielektrika kleinere Via-Durchmesser und höhere Aspektverhältnisse zulassen.
Ultradünne Kupferfolien von 9 μm oder 12 μm auf den Aufbau-Lagen ermöglichen Fine-Line-Ätzung bei 3/3mil oder 2,5/2,5mil Leiterbahn/Abstand, was für Routing in dichten BGA-Footprints entscheidend ist.
10-Lagen-PCBs für Hochfrequenz- und HF-Anwendungen
Designs, die HF-Schaltungen mit komplexer digitaler Verarbeitung kombinieren, benötigen manchmal 10 Lagen, um beide Bereiche unterzubringen. Ein hybrider 10-Lagen-Aufbau für eine [5G-Small-Cell](/blog/telecom-pcb/) oder ein Automotive-Radarmodul kann Rogers 4350B auf L1 für das HF-Frontend vorsehen, während L2 bis L10 mit High-Tg-FR-4 für digitales Routing und Stromverteilung ausgeführt werden.Zu den entscheidenden Punkten bei Hochfrequenz-10-Lagen-Boards zählen die Auswahl des Rogers-zu-FR-4-Bondply, also Rogers 4450F oder FR-4-Prepreg, die CTE-Abstimmung zwischen den Materialsystemen, wobei Rogers der 4000er-Serie FR-4 am nächsten kommt, und die Impedanzberechnung mit dem korrekten Dk jeder einzelnen Lage. Eine 50-Ω-Leiterbahn auf Rogers mit Dk 3,48 wird breiter als auf FR-4 mit Dk 4,3.
10-Lagen-Starrflex-Konstruktionen
10-Lagen-Starrflex-Leiterplatten bilden zwar ein Spezialsegment, bedienen aber kritische Anwendungen in Medizintechnik, Militärtechnik und Luft- und Raumfahrt, bei denen der Verzicht auf Steckverbinder und dreidimensionale Packaging-Lösungen entscheidend für die Zuverlässigkeit sind.Eine typische Starrflex-Konfiguration mit 10 Lagen, 10R-4F, führt vier Flexlagen durch starre und flexible Zonen, während sechs zusätzliche starre Lagen nur in den starren Bereichen vorhanden sind. Die Flexlagen verwenden klebstofffreies Polyimid mit gewalztem, geglühtem Kupfer, die starren Zonen High-Tg-FR-4. Die Fertigung verlangt tiefenkontrolliertes Routing am Starrflex-Übergang mit ±4mil Genauigkeit.
DFM-Regeln für 10-Lagen-HDI-Boards
### Designregeln für Microvias| Parameter | Standard | Erweitert |
|---|---|---|
| Microvia-Durchmesser oben | 0,15 mm | 0,10 mm |
| Microvia-Capture-Pad | 0,30 mm | 0,25 mm |
| Microvia-Target-Pad | 0,30 mm | 0,25 mm |
| Aspektverhältnis Tiefe:Durchmesser | max. 0,8:1 | max. 1:1 |
| Pad-zu-Pad-Abstand | min. 0,15 mm | min. 0,10 mm |
Registrierungsbudget für sequenzielle Aufbauten
Bei sequentieller Laminierung kann die kumulierte Registrierungsabweichung zwischen L1 und den innersten Core-Lagen, L5 und L6, bis ±100 μm erreichen. Annular Rings auf Innenlagen müssen diesen Worst Case aufnehmen. Mindestens 75 μm Ringbreite auf Innenlagen bieten ausreichend Reserve für Standard-10-Lagen-HDI-Fertigung.
Kupferbalance
Die Aufbau-Lagen L1 und L10 sind besonders empfindlich gegenüber Kupferbalance, weil sie nach der Endlaminierung einen separaten Ätzprozess durchlaufen. Halten Sie die Kupferdichte zwischen L1 und L10 innerhalb von 15%, um Verzug durch unterschiedliche Spannungen beim finalen Ätzen und Aushärten des Lötstopplacks zu minimieren.
Fordern Sie Ihre Machbarkeitsprüfung für 10-Lagen-HDI an
HILPCB fertigt 10-Lagen-PCBs mit voller HDI-Kompetenz und unterstützt sowohl Prototypenentwicklung als auch Serienproduktion.HDI-Strukturen: 1+8+1, 2+6+2 und kundenspezifische Aufbauten mit Laser-Microvias bis 0,1 mm. Buried-Via-Prozesse mit elektrischer Prüfung vor der Laminierung.
Sequentielle Laminierung: Mehrzyklus-Laminierung mit ±50 μm Registrierung, Kupfererkennung für die Tiefenkontrolle von Blind Vias und Verifikation hohlraumfreier Harzfüllung.
Materialsysteme: High-Tg-FR-4, Low-Loss-Laminate wie Megtron 4/6, Rogers 4350B für HF-Hybridaufbauten und Starrflex-Konfigurationen auf Polyimidbasis. Hybrid-Stack-ups mit unterschiedlichen Materialklassen werden unterstützt.
Feine Strukturen: 3/3mil Leiterbahn/Abstand als Standard, 2,5/2,5mil auf Aufbau-Lagen mit ultradünner Kupferfolie. 0,1-mm-Laser-Microvias und 0,15-mm-mechanische Bohrungen.
Qualitätssicherung: 100% elektrische Prüfung, AOI, Schliffverifikation an allen einzigartigen Via-Positionen und IPC-Class-3-Konformität. Vollständige SMT-Turnkey-Bestückung für bestückte Leiterplatten ist verfügbar.
Produktion: NPI-Prototypen ab 7 Arbeitstagen, Serienmengen mit voller Chargenrückverfolgbarkeit und SPC.