Ein 6-Lagen-PCB ist der praktische Einstieg in die echte Multilayer-Fertigung. Gegenüber einem 4-Lagen-Design liefern zwei zusätzliche Lagen dedizierte Masse- und Versorgungsebenen. Dadurch werden kontrolliertes Impedanzrouting, geringere elektromagnetische Störungen und eine bessere Wärmeabfuhr möglich, also Eigenschaften, die sich mit 4 Lagen selbst bei sehr sorgfältigem Design nur schwer zuverlässig erreichen lassen.
Wenn das Grundkonzept vor dem Stack-up-Freeze noch offen ist, hilft es meist, die Multilayer-PCB Fertigungsgrenzen zusammen mit den FR-4-PCB Materialoptionen zu pruefen, bevor der finale Aufbau festgelegt wird.
Der Begriff "6-Lagen-PCB" steht allerdings nicht für ein einzelnes Produkt. Er umfasst Standard-FR-4-Multilayer-Leiterplatten für Consumer- und Industrieelektronik, Hochfrequenzlaminate für HF- und Funkanwendungen, Hybridaufbauten mit Aluminiumkern für LED- und Leistungselektronik sowie Flex- und Starrflex-Konstruktionen für platzkritische Medizin- und Wearable-Geräte. Die Lagenzahl ist identisch, die Anforderungen an Materialien, Stack-up und Fertigungsprozess unterscheiden sich jedoch grundlegend.
Dieser Leitfaden behandelt all diese Varianten, von klassischen FR-4-Aufbauten bis zu Spezialkonstruktionen. Ganz gleich, ob Sie als Hardwareentwickler Ihr erstes Multilayer-Stack-up festlegen oder als technischer Einkäufer Fertigungspartner bewerten: Sie erhalten ein klares Bild davon, was in die Herstellung eines zuverlässigen 6-Lagen-PCBs eingeht.
HILPCB-Fertigungskapazität: Wir fertigen 6-Lagen-PCBs in allen wichtigen Bauarten, darunter FR-4, High-Tg, Hochfrequenz-Hybrid, Aluminiumkern und Starrflex. Wir bieten kontrollierte Impedanz bis ±8%, minimale Leiterbahn-/Abstandsregeln von 3/3mil und 100% elektrische Prüfung. Unser Engineering-Team arbeitet eng mit Hardwareentwicklern in Deutschland, den USA und Kanada zusammen und liefert noch am selben Tag DFM-Feedback sowie Stack-up-Beratung, abgestimmt auf Materialsystem und Leistungsanforderungen des jeweiligen Projekts.
In Diesem Leitfaden
- Warum 6 Lagen? Die technische Begründung
- FR-4-basierte 6-Lagen-PCBs: das Arbeitspferd der Industrie
- Hochfrequenz-6-Lagen-PCBs: Rogers, PTFE und Hybridaufbauten
- 6-Lagen-PCBs mit Aluminiumkern und Metallbasis
- 6-Lagen-Flex- und Starrflex-Konstruktionen
- Impedanzkontrolle: Microstrip und Stripline bei 6 Lagen
- Via-Strategien: Durchkontaktierungen, Blind Vias und Via-in-Pad
- Laminieren, Bohren und Oberflächenfinish
- DFM-Regeln, die teure Respins vermeiden
- Kostenfaktoren und Optimierungsmöglichkeiten
- So starten Sie Ihr 6-Lagen-Projekt mit HILPCB
Warum 6 Lagen? Die technische Begründung
Ein [4-Lagen-PCB](/blog/4-layer-pcb) bietet zwei Signallagen und zwei Ebenenlagen. Für einfache Designs reicht das aus. Sobald jedoch eine der folgenden Anforderungen ins Spiel kommt, stößt die 4-Lagen-Architektur an ihre Grenzen:Kontrollierte Impedanz auf mehr als zwei Routing-Lagen. Mit nur zwei Signallagen müssen schnelle und langsame Signale oft auf denselben Lagen geführt werden. Das erhöht Übersprechen und Impedanzsprünge. Ein 6-Lagen-PCB bietet drei Signallagen, jeweils mit benachbarter Referenzebene, sodass High-Speed-Takte, Differentialpaare und langsame Steuersignale sauber getrennt werden können.
Saubere Stromversorgung bei mehreren Spannungsversorgungen. Ein 4-Lagen-PCB muss seine Versorgungsebene häufig aufteilen, um mehrere Spannungen unterzubringen. Jede Aufteilung erzeugt jedoch eine Unterbrechung im Rückstrompfad für die darüber verlaufenden Signale. Bei 6 Lagen lässt sich eine durchgehende Masseebene und eine zweite durchgehende Versorgungsebene vorsehen, ohne diese Kompromisse.
EMV-Konformität ohne externe Abschirmung. Zusätzliche Masse- und Versorgungsebenen in einem 6-Lagen-Stack-up wirken als elektromagnetische Abschirmung und halten abgestrahlte Emissionen in der Leiterplatte. Bei einer 4-Lagen-Platine wären dafür oft teure Metallhauben oder leitfähige Dichtungen nötig.
Der Kostenanstieg von 4 auf 6 Lagen liegt typischerweise bei 30-40% auf Bare-Board-Ebene. Häufig wird dies jedoch durch kleinere Board-Abmessungen, weniger EMV-Bauteile in der Stückliste und weniger Design-Iterationen ausgeglichen. Für Teams, die sich mehrere Board-Spins terminlich nicht leisten können, ist die 6-Lagen-Architektur oft von Anfang an die wirtschaftlichere Wahl.
FR-4-basierte 6-Lagen-PCBs: das Arbeitspferd der Industrie
Der überwiegende Teil aller weltweit gefertigten 6-Lagen-PCBs basiert auf FR-4-Glasfaser-Epoxylaminat. Wer das richtige Material spezifizieren will, muss die verfügbaren FR-4-Klassen und ihre Eigenschaften kennen.Standard-FR-4 (Tg 130-140°C)
Standard-FR-4 ist die Standardwahl für 6-Lagen-Platinen bei moderaten Frequenzen bis etwa 1GHz und Umgebungstemperaturen unter 100°C. Es bietet die niedrigsten Materialkosten und die breiteste Verfügbarkeit. Gängige Typen sind Shengyi S1141, ITEQ IT-140 und Kingboard KB-6160. Die typische Dielektrizitätskonstante Dk liegt bei 4,2-4,5 bei 1GHz, der Dissipationsfaktor Df bei 0,018-0,025.
Standard-FR-4 ist für die meisten Consumer-Produkte, Industrial-Control-Boards, IoT-Gateways und allgemeinen Embedded-Systeme ausreichend. Es sollte jedoch nicht eingesetzt werden, wenn mehr als zwei bleifreie Reflow-Zyklen erforderlich sind, da 260°C Spitzentemperatur die thermischen Grenzen des Materials erreicht, oder wenn das Design dauerhaft oberhalb von 110°C betrieben wird.
Mid-Tg-FR-4 (Tg 150-155°C)
Mid-Tg-FR-4 bietet eine moderate Verbesserung der thermischen Beständigkeit bei einem kleinen Kostenaufschlag von etwa 5-10% gegenüber Standardmaterial. Werkstoffe wie Shengyi S1141 155 und ITEQ IT-158 schließen die Lücke zwischen Standard- und High-Tg-Klassen. Sie eignen sich für Designs mit 3-4 Reflow-Zyklen oder Dauerbetriebstemperaturen bis 120°C.
High-Tg-FR-4 (Tg 170-180°C)
Für professionelle 6-Lagen-Designs ist High-Tg-FR-4 die empfohlene Standardwahl. Die höhere Glasübergangstemperatur verbessert die Kontrolle der Ausdehnung in Z-Richtung während thermischer Zyklen und erhöht dadurch direkt die Via-Zuverlässigkeit. Das ist bei 6 Lagen wichtiger als bei 2 oder 4 Lagen, weil die Durchkontaktierungen eine größere Board-Dicke überbrücken. Typische High-Tg-Materialien sind ITEQ IT-180A (Tg 175°C), Isola 370HR (Tg 180°C) und Shengyi S1000-2 (Tg 170°C).
High-Tg-FR-4 ist erforderlich für Automobilelektronik, medizinische Geräte mit mehreren Sterilisationszyklen und jedes Design, das eine IPC-Class-3-Zuverlässigkeitsqualifikation verlangt.
Halogenfreies FR-4
Umweltvorgaben wie IEC 61249-2-21 und die Weiterentwicklung der EU-RoHS fordern zunehmend halogenfreie Laminate, bei denen Brom unter 0,09% und Chlor unter 0,09% liegen. Halogenfreie 6-Lagen-PCBs verwenden Materialien wie Shengyi S1150G oder ITEQ IT-180GF. Auch die Prozessparameter unterscheiden sich: Die Pressdrücke werden um 5-10% erhöht, um den Harzfluss sicherzustellen, und die Bohrvorschübe typischerweise um 10-15% reduziert, damit das modifizierte Harzsystem nicht verschmiert.
Drei Standard-Stack-up-Konfigurationen für 6-Lagen-FR-4
Das Stack-up bestimmt elektrische Leistung, EMV-Abschirmung und Fertigbarkeit. Drei Grundkonfigurationen decken den Großteil aller Anforderungen ab:
Konfiguration A: S-G-S-P-G-S (Signal-Ground-Signal-Power-Ground-Signal)
Dies ist das am weitesten verbreitete 6-Lagen-Stack-up und sollte für neue Designs der Ausgangspunkt sein. Jede Signallage hat eine benachbarte Referenzebene:
| Layer | Funktion | Typisches Kupfergewicht | Dielektrikum zur nächsten Lage |
|---|---|---|---|
| L1 | Signal (Top) | 1 oz (35μm) | 3-5mil Prepreg zu L2 |
| L2 | Masseebene | 1 oz (35μm) | 40-47mil Core zu L3 |
| L3 | Signal (Innenlage) | 0.5 oz (17.5μm) | 40-47mil Core zu L4 |
| L4 | Versorgungsebene | 1 oz (35μm) | 3-5mil Prepreg zu L5 |
| L5 | Masseebene | 1 oz (35μm) | 3-5mil Prepreg zu L6 |
| L6 | Signal (Bottom) | 1 oz (35μm) | — |
Die enge Kopplung zwischen L1-L2 und L5-L6 ist ideal für Microstrip-Impedanzkontrolle. Das Power-Ground-Paar L4-L5 bildet eine verteilte Entkopplungskapazität von etwa 200-400pF/cm² bei 3mil FR-4-Dielektrikum und ergänzt diskrete Bypass-Kondensatoren bei Frequenzen über 500MHz.
Konfiguration B: G-S-S-S-S-G (Ground-Signal-Signal-Signal-Signal-Ground)
Diese Struktur maximiert die Routing-Dichte durch vier Signallagen. Die äußeren Masseebenen bilden eine vollständige elektromagnetische Abschirmung, also eine Art Faradayscher Käfig, und eignen sich damit für Designs mit strengen Anforderungen an abgestrahlte Emissionen. Der Nachteil: Die inneren Signallagen L3 und L4 besitzen keine benachbarte Referenzebene und sind daher für impedanzkontrollierte Leitungen ungeeignet.
Konfiguration C: S-G-P-P-G-S (Signal-Ground-Power-Power-Ground-Signal)
Diese Konfiguration ist für leistungsintensive Anwendungen mit mehreren Spannungsversorgungen ausgelegt. Zwei Versorgungsebenen werden durch einen dünnen Core von 3-5mil getrennt und erzeugen dadurch eine hohe verteilte Kapazität. Das ist ideal für Designs mit drei oder mehr Versorgungsspannungen, etwa 5V, 3,3V und 1,8V. Allerdings stehen dann nur zwei Signallagen zur Verfügung, wodurch die Routing-Dichte begrenzt ist.
Hochfrequenz-6-Lagen-PCBs: Rogers, PTFE und Hybridaufbauten
Wenn die Betriebsfrequenz 1-2GHz überschreitet oder das Design HF-Schaltungen wie WiFi, Bluetooth, GPS, LoRa, Cellular-Modems oder Radar enthält, liefert Standard-FR-4 oft keine ausreichende Verlustleistung mehr. Ein 6-Lagen-Aufbau mit [Hochfrequenzlaminaten](/products/high-frequency-pcb/) ermöglicht geringe dielektrische Verluste und bietet trotzdem genug Routing-Lagen für den digitalen Teil der Schaltung.Wann Hochfrequenzmaterialien bei 6 Lagen erforderlich sind
Nicht jedes Design mit HF-Anteil braucht Speziallaminate. Ein WiFi-Modul mit 2,4GHz und nur 10mm Leitungslänge auf Standard-FR-4 verliert etwa 0,2dB, was in vielen Anwendungen vernachlässigbar ist. In den folgenden Fällen werden Hochfrequenzmaterialien jedoch mindestens auf einzelnen Lagen des Stack-ups erforderlich:
- Antennen-Zuführungsnetze, bei denen die Einfügedämpfung direkt Sendeleistung und Empfängerempfindlichkeit beeinflusst
- HF-Filter und Matching-Schaltungen, bei denen die Dk-Stabilität die Mittenfrequenz bestimmt
- High-Speed-SerDes ab 10Gbps, bei denen sich die dielektrischen Verluste über Leitungslängen von mehr als 50mm aufaddieren
- Phased-Array-Elemente, bei denen die Phasenkonsistenz zwischen Kanälen enge Dk-Toleranzen verlangt
Hybrid-Stack-up: HF-Lagen auf Rogers, Digital auf FR-4
Der wirtschaftlichste Ansatz ist, Hochfrequenzmaterial nur dort einzusetzen, wo es wirklich benötigt wird. Ein typisches 6-Lagen-Hybrid-Stack-up für einen WiFi-6E-Access-Point oder ein IoT-Gateway mit integrierter Antenne kann so aussehen:
| Layer | Funktion | Material | Dk (bei 10GHz) |
|---|---|---|---|
| L1 | HF-Signal / Antenne | Rogers 4350B | 3.48 |
| L2 | Masseebene | Kupfer auf Bondply | — |
| L3 | Digitalsignal | FR-4 High-Tg | 4.3 |
| L4 | Versorgungsebene | FR-4 High-Tg | 4.3 |
| L5 | Masseebene | FR-4 High-Tg | 4.3 |
| L6 | Digitalsignal | FR-4 High-Tg | 4.3 |
Rogers 4350B auf L1 mit Dk 3,48 und Df 0,0037 bei 10GHz bietet die verlustarme Oberfläche für den HF-Teil, während die restlichen Lagen mit kostengünstigem FR-4 aufgebaut werden. Die Verbindungsschicht zwischen Rogers und FR-4 verwendet meist Rogers 4450F Bondply (Dk 3,54) oder Standard-FR-4-Prepreg. Beide Varianten sind mit Laminaten der Rogers-4000-Serie kompatibel.
Vollständiges Hochfrequenz-Stack-up mit 6 Lagen
Wenn alle Signallagen Hochgeschwindigkeits- oder HF-Signale führen, etwa in einer 5G-Small-Cell-Funkeinheit oder in einem 77GHz-Automobilradarmodul, kann das komplette 6-Lagen-Stack-up aus Hochfrequenzmaterial bestehen:
- Megtron 4 (Dk 3,8, Df 0,005): guter Kompromiss aus Leistung und Prozessierbarkeit für Designs bis 10GHz
- Megtron 6 (Dk 3,4, Df 0,002): aktueller Industriestandard für Anwendungen von 10 bis 28GHz
- PTFE-/Teflon-Laminate (Dk 2,1-2,2, Df 0,0009): geringste Verluste, unverzichtbar für mmWave-Anwendungen über 30GHz
Die Fertigung unterscheidet sich spürbar: Rogers-Materialien verlangen etwa 20% geringere Bohrvorschübe und angepasste Desmear-Chemie. PTFE erfordert eine Natriumätzung oder Plasmaaktivierung für ausreichende Kupferhaftung. Megtron-Materialien liegen prozesstechnisch am nächsten an Standard-FR-4 und sind daher die am einfachsten herzustellende Hochfrequenzoption.
Impedanzunterschiede zwischen den Materialien
Dieselbe Leiterbahngeometrie erzeugt auf unterschiedlichen Materialien verschiedene Impedanzen, weil die Impedanz direkt von der Dielektrizitätskonstante abhängt. Für einen 50Ω-Microstrip mit 4mil Dielektrikum und 1oz Kupfer gilt:
| Material | Dk | Erforderliche Leiterbahnbreite für 50Ω |
|---|---|---|
| FR-4 | 4.3 | 7.0mil |
| Rogers 4350B | 3.48 | 8.2mil |
| Megtron 6 | 3.4 | 8.5mil |
| PTFE RT/duroid 5880 | 2.20 | 11.5mil |
Das bedeutet: In Hybrid-Stack-ups mit unterschiedlichen Materialien auf verschiedenen Lagen müssen auch die Leiterbahnbreiten je Lage angepasst werden. Das Layout-Werkzeug muss daher mit den korrekten dielektrischen Parametern für jedes Lagenpaar konfiguriert werden.
Eine fertige 6-Lagen-Leiterplatte mit ENIG-Oberfläche. Gut sichtbar sind saubere Via-Muster und eine kontrollierte Kupferverteilung, zwei entscheidende Voraussetzungen für zuverlässige Impedanzwerte. Diese Leiterplatte nutzt ein Hybrid-Stack-up mit Rogers 4350B auf der oberen Signallage für HF-Leistung und High-Tg-FR-4 auf den übrigen Lagen, ein wirtschaftlicher Ansatz, den viele Funktechnik-Unternehmen in Europa und Nordamerika nutzen, um HF- und Digitalziele auf einer einzigen Platine zu erreichen.
6-Lagen-PCBs mit Aluminiumkern und Metallbasis
Für Anwendungen, bei denen Wärmemanagement der zentrale Entwurfstreiber ist, etwa LED-Beleuchtungssysteme, Leistungswandler, Motorantriebe und [Batteriemanagementsysteme für Elektrofahrzeuge](/products/high-thermal-pcb/), kann ein 6-Lagen-Aufbau einen Metallkern oder eine Metallbasis zur verbesserten Wärmeableitung integrieren.Hybridkonstruktion mit Aluminium-Basis
Bei dieser Konstruktion werden 4-5 Kupfer-/Dielektriklagen auf einem Aluminiumsubstrat aufgebaut, und zwar mit wärmeleitendem Prepreg mit einer Leitfähigkeit von 1-3 W/mK statt rund 0,3 W/mK bei Standard-FR-4. Die Aluminium-Basisplatte ist typischerweise 1,0-3,0mm dick und besteht aus Legierung 5052 oder 6061. Sie bildet einen direkten thermischen Pfad von der PCB-Oberfläche zum Chassis oder Kühlkörper.
Der Aluminiumkern senkt die Sperrschichttemperatur im Vergleich zu Standard-FR-4 um 20-40°C, verlängert die Bauteillebensdauer und erlaubt höhere Leistungsdichte. Allerdings kann die Aluminiumschicht nicht als elektrische Ebene dienen. Alle Signal-, Versorgungs- und Massefunktionen müssen von den darüberliegenden Kupferlagen übernommen werden.
Typische Anwendungen sind High-Power-LED-Treiberplatinen mit komplexer Dimm-Steuerung, DC-DC-Wandlermodule, bei denen die Leistungsstufe Wärmeabfuhr verlangt, während die Regelschleife mehrere Signallagen benötigt, sowie industrielle Motorsteuerungen mit Leistungselektronik und Sensorschnittstellen.
6-Lagen-Konstruktion mit Kupferbasis
Für extreme thermische Anforderungen, also Wärmeflussdichten über 5 W/cm² unter Leistungshalbleitern, ersetzen Kupferbasisplatten das Aluminium. Kupfer mit 385 W/mK Wärmeleitfähigkeit verteilt Wärme etwa 2,5-mal besser als Aluminium, ist jedoch deutlich schwerer und teurer. Diese Bauweise wird in Hochleistungs-HF-Verstärkern, EV-Wechselrichtermodulen und Halbleiter-Testsystemen eingesetzt.
6-Lagen-Flex- und Starrflex-Konstruktionen
Auch wenn 6-Lagen-Flex- und Starrflex-Leiterplatten nur einen kleineren Anteil an der Gesamtproduktion ausmachen, erfüllen sie kritische Anforderungen in Medizintechnik, Luft- und Raumfahrt, Wearables und Automobilsensorik, wenn Steckverbinder eingespart oder dreidimensionale Einbauräume genutzt werden müssen.Vollflex-Konstruktion mit 6 Lagen
Ein vollständig flexibles 6-Lagen-PCB verwendet Polyimid, etwa Kapton oder UPILEX, als Dielektrikum auf allen Lagen. Die äußeren Kupferleiter werden durch Coverlay-Folie geschützt. Die gesamte Leiterplatte kann gebogen und flexibel bewegt werden. Typische Anwendungen sind:
- faltbare Elektronik und gelenkige Mechanismen
- Kabelersatz in medizinischen Endoskopen
- anpassungsfähige Sensorarrays auf gekrümmten Oberflächen
6-Lagen-Flex-Leiterplatten nutzen für dynamische Biegeanwendungen klebstofffreies Polyimid mit 12,5-50μm Dicke und für statische Biegungen klebstoffbasiertes Polyimid. Für die Leiterbahnen wird gewalztes, geglühtes Kupfer (RA) eingesetzt, weil es eine deutlich höhere Biegewechselfestigkeit besitzt als galvanisch abgeschiedenes Kupfer (ED). RA-Kupfer übersteht 5-10-mal mehr Biegezyklen.
Der minimale Biegeradius liegt bei einem 6-Lagen-Flex für statische Anwendungen typischerweise beim 10-12-Fachen der Gesamtdicke und für dynamische Bewegungen beim 20-25-Fachen. Bei einer Gesamtdicke von rund 0,4-0,5mm einschließlich Coverlay ergibt sich daraus ein minimaler dynamischer Biegeradius von etwa 8-12mm.
Starrflex-Konstruktion mit 6 Lagen
Ein 6-Lagen-Starrflex-PCB kombiniert starre FR-4-Bereiche, die alle 6 Lagen enthalten, mit flexiblen Bereichen, die typischerweise 2-4 dieser 6 Lagen tragen. Die starren Bereiche dienen der Bauteilmontage und den Durchkontaktierungen, während die flexiblen Bereiche zwischen den starren Zonen gebogen werden.
Eine typische 6R-2F-Konfiguration kann die Flexlagen auf L3 und L4 durch starre und flexible Zonen durchlaufen lassen. Die übrigen Lagen L1, L2, L5 und L6 existieren nur in den starren Bereichen. So stehen in den starren Zonen 6 Lagen für Routing und Ebenenfunktionen zur Verfügung, während 2 Flexlagen die Signale zwischen den starren Bereichen transportieren.
Die Starrflex-Fertigung mit 6 Lagen bringt besondere Herausforderungen mit sich: Die Übergangszone zwischen starr und flexibel verlangt kontrolliertes Tiefenfräsen (Z-Routing) mit ±4mil Genauigkeit, neben dem Übergang muss No-Flow-Prepreg eingesetzt werden, damit kein Harz in den Flexbereich läuft, und die unterschiedlichen CTE-Werte von FR-4 und Polyimid erzeugen Spannungen an der Materialgrenze während thermischer Zyklen.
Impedanzkontrolle: Microstrip und Stripline bei 6 Lagen
Kontrollierte Impedanz ist einer der Hauptgründe, warum Entwickler von 4 auf 6 Lagen wechseln. Mit dedizierten Referenzebenen unter jeder Signallage lassen sich sowohl Microstrip- als auch Stripline-Strukturen mit vorhersagbaren und fertigungsgerechten Impedanzwerten realisieren.Microstrip (Außenlagen L1 und L6)
Signalleitungen auf L1 beziehen sich auf die darunterliegende Masseebene L2 und bilden damit eine Microstrip-Übertragungsleitung. Die Impedanz hängt von Leiterbahnbreite, Kupferdicke, Dielektrikdicke und dem Dk des Prepregs zwischen L1 und L2 ab.
Für einen standardmäßigen 50Ω-Single-Ended-Microstrip auf FR-4 (Dk 4,3) mit 1oz Kupfer und 4mil Prepreg gilt:
- Leiterbahnbreite: 6,8-7,2mil
- 100Ω-Differentialpaar: etwa 5mil Leiterbahnbreite bei 5mil Kantenabstand
Microstrip bietet den Vorteil kürzerer Leiterbahnlängen, weil für SMD-Bauteile keine Via-Wechsel nötig sind. Außerdem lässt sich die Impedanz über die Leiterbahnbreite relativ einfach feinjustieren. Nachteilig ist die höhere EMV-Abstrahlung gegenüber Stripline, da nur eine Seite abgeschirmt ist.
Stripline (Innenlage L3)
Signalleitungen auf L3 liegen zwischen der Masseebene L2 und der Versorgungsebene L4 und bilden dadurch eine Stripline-Struktur. Stripline bietet vollständige elektromagnetische Abschirmung und eignet sich daher ideal für empfindliche Signale wie Takte, High-Speed-Busse und Differentialpaare, die nicht zu abgestrahlten Emissionen beitragen sollen.
Für 50Ω-Stripline auf FR-4 mit jeweils 5mil Dielektrikum ober- und unterhalb gilt:
- Leiterbahnbreite: 4,5-5,0mil, also schmaler als bei Microstrip, weil zwei Referenzebenen die Kapazität pro Längeneinheit erhöhen
Fertigungstoleranzen und ihre Auswirkungen
Die Impedanztoleranz in der Produktion wird durch die kombinierte Variation von drei Fertigungsparametern bestimmt:
| Parameter | Standardtoleranz | Einfluss auf 50Ω-Impedanz |
|---|---|---|
| Leiterbahnbreite | ±0.5mil (±12.5μm) | ±3-4% |
| Dielektrikdicke | ±10% der Pressdicke | ±3-5% |
| Dk-Schwankung | ±5-7% (FR-4) | ±2-3% |
Die kumulierte RSS-Überlagerung (Root Sum Square) dieser Abweichungen ergibt bei FR-4 auf 6-Lagen-Platinen typischerweise eine erreichbare Impedanztoleranz von ±8-10%. Engere Toleranzen von ±5% sind mit hochwertigerer Prozesskontrolle möglich, etwa durch Laser Direct Imaging (LDI) für präzisere Leiterbahnbreiten und kontrollierte Pressprogramme für stabilere Dielektrikdicken. Das erhöht jedoch die Fertigungskosten.
HILPCB prüft die kontrollierte Impedanz auf jedem Produktionspanel mittels TDR-Messungen (Time Domain Reflectometry) an speziell dafür vorgesehenen Coupon-Strukturen im Panelrand. Üblich sind 3-5 Coupon-Strukturen pro Panel, die jede einzigartige Impedanzgeometrie im Design repräsentieren.
Via-Strategien: Durchkontaktierungen, Blind Vias und Via-in-Pad
Die Via-Strategie bei 6 Lagen muss Routing-Dichte, Fertigungskosten und Signalintegrität gegeneinander ausbalancieren.Durchkontaktierungen (Standard)
Durchkontaktierungen über alle 6 Lagen sind die Standardmethode für den elektrischen Lagenwechsel. Für eine typische 6-Lagen-Platine mit 1,6mm Dicke gilt:
- Minimaler Endlochdurchmesser: 0,2mm (8mil) in Standardfertigung, 0,15mm in fortgeschrittener Fertigung
- Maximales Aspektverhältnis: 8:1 (Platinendicke zu Lochdurchmesser)
- Minimaler Restring: 4mil auf Innenlagen, 5mil auf Außenlagen (IPC Class 2)
Durchkontaktierungen sind die kostengünstigste Option und für die Mehrheit aller 6-Lagen-Designs ausreichend. Ihr Nachteil ist, dass sie auf jeder durchquerten Lage Routing-Fläche belegen.
Blind Vias (L1-L2 und L5-L6)
Blind Vias verbinden nur die Außenlage mit der benachbarten Innenlage und sind von der Gegenseite der Leiterplatte aus nicht sichtbar. In 6-Lagen-Platinen sind Blind Vias zwischen L1-L2 und L5-L6 die häufigste Konfiguration.
Blind Vias erfordern sequentielle Laminierung: Zunächst werden die äußeren Lagenpaare gebohrt und metallisiert, danach mit den restlichen Core-Lagen verpresst. Das erhöht die Fertigungskosten um etwa 15-25%, verbessert aber die Routing-Dichte unter Fine-Pitch-BGA- und QFN-Bauteilen erheblich, weil die Blind Vias keine inneren Routing-Kanäle blockieren.
Bei lasergebohrten Blind Vias sind Durchmesser bis 0,1mm (4mil) möglich. Das ist deutlich kleiner als die 0,15-0,2mm, die mit mechanischem Bohren erreichbar sind, und erlaubt das Ausfächern von BGA-Gehäusen mit 0,5mm Pitch.
Via-in-Pad (gefüllt und verkappt)
Bei BGA-Bauteilen mit Pitch ≤0,8mm beanspruchen klassische Dog-Bone-Fanouts, also Vias neben dem Pad, zu viel Routing-Fläche. Via-in-Pad setzt das Via direkt in das BGA-Pad und erfordert:
- Bohren des Vias an der BGA-Pad-Position
- Metallisieren des Via-Zylinders
- Füllen des Vias mit nichtleitendem Epoxidharz oder leitfähiger Paste
- Verkappen des gefüllten Vias mit galvanisch abgeschiedenem Kupfer, um eine plane Pad-Oberfläche zu erzeugen
Diese plane Oberfläche ist entscheidend. Jede Vertiefung im Pad verändert beim Reflow das Lotvolumen und führt dadurch zu uneinheitlicher BGA-Lötstellenqualität. Via-in-Pad erhöht die Fertigungskosten um etwa 20-30%, ist bei feinem Pitch jedoch oft unverzichtbar.
Laminieren, Bohren und Oberflächenfinish
### LaminationsprozessEine Standard-6-Lagen-Platine verwendet zwei doppelseitig kupferkaschierte Cores, getrennt durch Prepreg:
- Core 1 (L2-L3): Innenlagen beidseitig geätzt
- Core 2 (L4-L5): Innenlagen beidseitig geätzt
- Prepreg-Lagen: Zwischen L1-Folie und Core 1, zwischen Core 1 und Core 2 sowie zwischen Core 2 und L6-Folie
Der Aufbau wird bei 180-200°C unter 300-400 PSI für 60-90 Minuten verpresst. Das Prepreg-Harz schmilzt, fließt in die geätzten Kupferstrukturen und härtet zu einem festen, hohlraumfreien Dielektrikum aus. Welche Prepreg-Type, etwa 1080, 2116 oder 7628, gewählt wird, hängt von der Kupferverteilung der benachbarten Lagen ab. Stark geätzte Lagen erfordern höheren Harzanteil, damit Zwischenräume vollständig gefüllt werden.
Bei 6-Lagen-Platinen mit Blind Vias kommt ein zweiter Presszyklus hinzu: Zuerst werden die Blind-Via-Lagen aufgebaut, anschließend im Hauptpresszyklus mit dem Core verbunden.
Bohren
Nach der Laminierung werden Durchkontaktierungen mit Hartmetallbohrern bei Spindeldrehzahlen von 80.000-150.000 U/min mechanisch gebohrt. Ein- und Austrittsmaterialien verhindern Gratbildung. Bei 1,6mm dicken 6-Lagen-PCBs liegen die Aspektverhältnisse komfortabel innerhalb der Standardfähigkeit von 8:1, sodass alle üblichen Via-Größen ohne Sonderprozess gefertigt werden können.
Nach dem Bohren entfernt ein Desmear-Prozess, etwa eine Permanganat-Ätzung oder Plasmabehandlung, Harzverschmierungen von den beim Bohren freigelegten Innenlagen-Kupferflächen. Dieser Schritt ist entscheidend für eine zuverlässige elektrische Verbindung zwischen Via-Hülse und Innenlagen-Pad. Unzureichendes Desmear ist eine der häufigsten Ursachen für intermittierende Unterbrechungen in Multilayer-Leiterplatten.
Oberflächenfinish-Optionen
Die Wahl des Oberflächenfinishs beeinflusst Lötbarkeit, Lagerfähigkeit, Kosten und Kompatibilität mit Fine-Pitch-Bauteilen:
| Finish | Lagerfähigkeit | Ebenheit | Besonders geeignet für |
|---|---|---|---|
| HASL (Hot Air Solder Leveling) | 12+ Monate | Schlecht (gewölbt) | Kostensensitive Designs, grobe Raster |
| Bleifreies HASL | 12+ Monate | Schlecht | RoHS-konforme kostenkritische Produkte |
| ENIG (Electroless Nickel Immersion Gold) | 12+ Monate | Exzellent | Fine-Pitch-BGA/QFN, Wire Bonding |
| OSP (Organic Solderability Preservative) | 6 Monate | Gut | Volumenprodukte der Unterhaltungselektronik |
| Immersion Silver | 12 Monate | Gut | HF-Anwendungen mit geringsten Verlusten |
| Immersion Tin | 6 Monate | Gut | Press-Fit-Steckverbinder |
| Hard Gold | 12+ Monate | Exzellent | Steckkanten, Kontaktflächen |
Für 6-Lagen-Platinen mit Fine-Pitch-SMT-Bestückung ist ENIG die beliebteste Wahl, weil dieses Finish die plane und koplanare Pad-Oberfläche liefert, die BGA- und QFN-Gehäuse für gleichmäßige Lötstellenbildung benötigen.
DFM-Regeln, die teure Respins vermeiden
Ein 6-Lagen-PCB fertigungsgerecht zu entwerfen, verlangt Aufmerksamkeit für einige Randbedingungen, die in der Layoutphase häufig übersehen werden.Kupferbalance und Vermeidung von Verzug
Ungleichmäßige Kupferverteilung zwischen den Lagen führt während Laminierung und Temperaturwechseln zu Verzug. Jede Lage sollte eine einigermaßen ausgewogene Kupferbedeckung aufweisen. Hat eine Signallage beispielsweise 30% Kupferfüllung und eine andere 80%, sollte auf der kupferarmen Lage nichtfunktionales Kupfer hinzugefügt werden. Ziel ist eine Kupferdichte innerhalb von ±20% zwischen gegenüberliegenden Lagenpaaren wie L1 zu L6, L2 zu L5 und L3 zu L4.
Minimale Strukturgrößen
| Struktur | Standard 6 Lagen | Fortgeschritten |
|---|---|---|
| Minimale Leiterbahnbreite | 4mil (100μm) | 3mil (75μm) |
| Minimaler Leiterbahnabstand | 4mil | 3mil |
| Minimaler Bohrdurchmesser | 0,2mm (8mil) | 0,15mm (6mil) |
| Minimaler Restring außen | 5mil (125μm) | 4mil (100μm) |
| Minimaler Restring innen | 4mil (100μm) | 3mil (75μm) |
| Minimaler Lötstegdamm | 3mil (75μm) | 2,5mil (63μm) |
Routing-Regeln zur Vermeidung von Signalintegritätsproblemen
Signale niemals über Ebenensplits führen. Wenn die Versorgungsebene L4 mehrere Spannungsinseln enthält, führt jede Signalbahn auf L3, die diese Grenzen kreuzt, zu einem Impedanzsprung und einem unterbrochenen Rückstrompfad. Das verschlechtert sowohl die Signalintegrität als auch das EMV-Verhalten.
High-Speed- und Low-Speed-Signale auf getrennten Lagen halten. Weisen Sie L1 oder L3 den schnellen Differentialpaaren und Takten zu und nutzen Sie L6 für langsame I2C-, SPI-, GPIO- und UART-Signale. Wenn alle drei Signallagen für High-Speed-Routing benötigt werden, ist ein Upgrade auf 8 Lagen sinnvoller, als die Signalintegrität zu kompromittieren.
Ausreichende Platzierung von Entkopplungskondensatoren vorsehen. Platzieren Sie 100nF-Entkopplungskondensatoren innerhalb von 3mm zu jedem IC-Versorgungspin und setzen Sie die Vias direkt daneben zu Masse- und Versorgungsebene. Für ICs mit mehr als 500mA Stromaufnahme sollten zusätzlich 10-47μF-Pufferkondensatoren innerhalb von 10mm vorgesehen werden.
Häufige Konstruktionsfehler bei 6 Lagen
Zu den häufigsten Fehlern, die das HILPCB-DFM-Team in 6-Lagen-Designs entdeckt, gehören:
- Fehlende Masse-Rückstrom-Vias neben Signal-Vias: Wechselt ein Signal von L1 nach L3, sollte innerhalb von 50mil (1,27mm) ein Masse-Via platziert werden, um einen durchgehenden Rückstrompfad bereitzustellen.
- Zu große Anti-Pads auf Ebenenlagen: Standard-Anti-Pad-Größen vieler CAD-Werkzeuge sind überdimensioniert und erzeugen unnötige Aussparungen in Masse- oder Versorgungsebenen. Das erhöht die Induktivität und verschlechtert das Hochfrequenzverhalten.
- Bauteile zu nah an Kanten mit geplanter V-Nut: Halten Sie mindestens 1mm Abstand zu V-Score-Linien und 0,5mm zu gefrästen Kanten ein.
- Impedanzziele ohne abgestimmtes Stack-up: Eine Angabe wie "50Ω Impedanz" ist ohne Dielektrikdicke und Materialdefinition wertlos. Der Fertiger braucht ein vollständiges Stack-up oder muss es selbst ausarbeiten, was zusätzliche Zeit kostet.
Kostenfaktoren und Optimierungsmöglichkeiten
Wer versteht, was die Fertigungskosten bei 6 Lagen treibt, kann Designentscheidungen treffen, die die erforderliche Leistung zum niedrigstmöglichen vertretbaren Preis erreichen.Wesentliche Kostentreiber
| Faktor | Kosteneinfluss | Optimierungsstrategie |
|---|---|---|
| Board-Fläche | Hoch | Board-Größe reduzieren, bevor zusätzliche Lagen hinzukommen |
| Materialklasse | Mittel | Hochfrequenzmaterial nur auf den Lagen einsetzen, die es benötigen |
| Minimale Leiterbahn/Abstand | Mittel | Wenn möglich 4/4mil verwenden, 3/3mil nur dort, wo zwingend nötig |
| Via-Technologie | Mittel bis hoch | Standardmäßig Durchkontaktierungen nutzen, Blind Vias nur bei echter Dichteanforderung |
| Oberflächenfinish | Niedrig bis mittel | HASL ist am günstigsten, ENIG erhöht die Board-Kosten um etwa 5-8% |
| Impedanzkontrolle | Niedrig | Standard ±10% ist am günstigsten, ±5% erhöht die Kosten um 10-15% |
| Stückzahl | Hoch | Die Panelausnutzung verbessert sich bei höheren Stückzahlen deutlich |
Schnell wirksame Kostenoptimierungen
- Via-Größen konsolidieren: Nicht mehr als 2-3 verschiedene Via-Größen verwenden. Jede zusätzliche Bohrergröße bedeutet einen Werkzeugwechsel und erhöht Bohrzeit und Kosten.
- Standard-Board-Dicke von 1,6mm nutzen: Sonderdicken erfordern eigene Pressrezepte und profitieren oft nicht von Lagerware.
- Panelisierung maximieren: Optimieren Sie Board-Ausrichtung und Panelgröße gemeinsam mit dem Fertiger. Schon wenige Millimeter zusätzliche Board-Kante können eine effiziente Panelisierung verhindern und den Stückpreis massiv erhöhen.
- Wenn die Leistung es nicht zwingend verlangt, Standard-FR-4 spezifizieren: High-Tg erhöht die Materialkosten typischerweise um 10-15%, Hochfrequenzlaminate sogar um 100-300%.
So starten Sie Ihr 6-Lagen-Projekt mit HILPCB
HILPCB fertigt 6-Lagen-PCBs in allen wichtigen Bauarten, also starres FR-4, Hochfrequenz-Hybrid, Aluminiumkern, Flex und Starrflex, mit der Prozesskontrolle und Testinfrastruktur, die professionelle Entwicklungsteams erwarten.Materialbestand ab Lager: Standard-FR-4, Mid-Tg, High-Tg (Isola 370HR, ITEQ IT-180A), halogenfrei, Megtron 4, Rogers 4350B/4003C und Aluminiumkernlaminate stehen für sofortige Produktionsstarts ohne Materialvorlaufzeit bereit.
Impedanz-Engineering: Stack-up-Design und Impedanzsimulation mit Polar-SI-Feldlösern, mit kontrollierter Impedanz von ±10% (Standard) bis ±5% (erweitert), verifiziert durch TDR-Coupon-Tests auf jedem Produktionspanel.
Feinstruktur-Fähigkeit: Mindestleiterbahn/-abstand 3/3mil, minimaler mechanischer Bohrdurchmesser 0,15mm, lasergebohrte Blind Vias bis 0,1mm sowie Via-in-Pad mit Epoxidfüllung und Kupferkappe für Fine-Pitch-BGA-Escape.
Oberflächenfinishs: HASL, bleifreies HASL, ENIG, OSP, Immersion Silver, Immersion Tin und Hard Gold. Alles wird im eigenen Werk mit Eingangskontrolle und kontrollierter Badchemie verarbeitet.
Qualitätsstandard: 100% elektrische Prüfung, Flying Probe für Prototypen und Adaptertest in der Serienfertigung, Sichtprüfung nach IPC-A-600 Class 2 und Class 3, Mikrosektionen zur Überprüfung der Via-Integrität sowie dokumentierte Impedanzmessungen an Coupon-Strukturen.
Vom Prototyp bis zur Serie: Einzelstück-Prototypen mit 24-Stunden-Expresslaufzeit bis hin zu Serien von mehr als 10.000 Panels, alles aus derselben Fertigung mit konsistenten Prozessparametern und statistischer Prozesskontrolle.
Globaler Engineering-Support: Für Designs, die vor 12 Uhr (GMT+8) eingereicht werden, erhalten Sie noch am selben Tag DFM-Feedback. Unsere englischsprachigen Ingenieure betreuen Kunden in den USA, Kanada, Deutschland, Großbritannien, Frankreich, den nordischen Ländern und Australien. Das Team prüft Ihre Gerber-Daten, Stack-up-Anforderungen und Impedanzziele, identifiziert Fertigungsrisiken und gibt Korrekturempfehlungen, bevor Ihre Boards in Produktion gehen.