Eine Backplane für AI-Server ist heute weit mehr als eine reine Verbindungsplatine. Neben extrem schnellen Datenverbindungen muss sie hohe Ströme übertragen, eine hohe Wärmestromdichte beherrschen und große, dicht bestückte Steckverbinderfelder aufnehmen. Gleichzeitig bleiben die Fertigungstoleranzen eng. Für PCB-Entwicklungsteams reicht es deshalb nicht aus, einen Kanal in der Simulation erfolgreich nachzuweisen. Entscheidend ist, ob sich die Leiterplatte reproduzierbar fertigen, bestücken und prüfen lässt – und ob diese Qualität auch in der Serienproduktion erhalten bleibt.
Aus Sicht der Fertigung und Bestückung von Backplane-PCBs handelt es sich bei einer AI-Server-Backplane um eine typische Entwicklung auf Systemebene. Lagenaufbau, Basismaterial, Leiterbahnführung, Kupferstärke, Steckverbinder, thermische Pfade und verfügbare Prozessfenster beeinflussen sich gegenseitig. Wird nur ein einzelner Bereich optimiert, ohne die Fertigungsgrenzen einzubeziehen, treten die Folgen häufig erst beim Debugging der Prototypen, bei Konformitätsprüfungen oder nach dem Übergang in die Serienfertigung auf.
Wichtige Aspekte der Signalintegrität bei AI-Server-Backplane-PCBs
Bei einem PCIe-5.0/6.0-Backplane-Design ist Signalintegrität keine Optimierung für die letzte Entwicklungsphase. Sie entscheidet grundsätzlich darüber, ob eine Verbindung unter realen Betriebsbedingungen stabil funktioniert. PCIe 5.0/6.0, CXL, schnelle Retimer und umfangreiche Steckverbinderfelder verbrauchen die verfügbare Kanalmarge schnell. In der Praxis konzentrieren sich die häufigsten SI-Probleme auf vier Bereiche:
- Kanalverluste: Lange Leiterbahnen, zusätzliche Steckverbinderübergänge und höhere dielektrische Verluste reduzieren die Augenöffnung und damit die verfügbare Signalmarge.
- Reflexionsstellen: Durchkontaktierungen, Stubs, Pads und Auffächerungsbereiche erzeugen lokale Impedanzsprünge und damit Reflexionen.
- Übersprechen: Hohe Verdrahtungsdichten und eng belegte Steckverbinderbereiche erhöhen die elektromagnetische Kopplung zwischen benachbarten Kanälen.
- Laufzeitabweichungen: Unzureichend abgeglichene Differenzpaare und unstetige Rückstrompfade erhöhen unmittelbar den Jitter.
Aus Fertigungssicht hängt die Signalintegrität deshalb nicht allein vom Leiterplattenlayout ab. Ätzgenauigkeit, Homogenität des Laminats, Bohrpräzision, Beherrschung des Backdrill-Prozesses und eine zuverlässige Prüfung der Impedanz-Coupons sind ebenso relevant. Eine leistungsfähige High-Speed-Backplane muss daher von Beginn an sowohl elektrisch als auch fertigungsgerecht ausgelegt werden.
Stack-up und High-Speed-Materialauswahl für AI-Server-Backplanes
Der Stack-up einer AI-Server-Backplane und die Wahl des Laminats beeinflussen Signalintegrität, Power Integrity und Prozessstabilität gleichzeitig. Ein fertigungsgerechter Multilayer-PCB-Stack-up muss deshalb mehr leisten, als lediglich die geforderte Impedanz zu treffen. Kontinuierliche Rückstrompfade, Verzugskontrolle, Stromtragfähigkeit und ausreichende Verdrahtungsdichte gehören ebenfalls zu den grundlegenden Anforderungen.
Bei realen Projekten stehen üblicherweise folgende Punkte weit oben auf der Prioritätenliste:
- Symmetrischer Stack-up: Großformatige Backplanes reagieren nach Laminierung und Reflow empfindlicher auf asymmetrische Kupfer- und Materialverteilungen und damit auf Verzug.
- Durchgängige Referenzflächen: Führen schnelle Signale über Unterbrechungen oder Teilungen der Referenzebene, entstehen leicht Probleme bei Signalintegrität und EMV.
- Gezielte Auswahl kritischer Signallagen: Die wichtigsten High-Speed-Kanäle sollten möglichst auf Lagen mit stabiler Geometrie und gut beherrschbarer Impedanz geführt werden.
- Enge Kopplung der Versorgungsebenen: Ein kleiner Abstand zwischen Versorgungs- und Masseflächen unterstützt das hochfrequente Rückstromverhalten und verbessert die Power Integrity.
Ebenso sorgfältig muss das Basismaterial ausgewählt werden. Standard-FR4 kann für langsamere Logik oder Hilfsschaltungen weiterhin ausreichend sein. Die Hauptkanäle benötigen jedoch häufig ein verlustärmeres Materialsystem für High-Speed-PCBs. Bei großformatigen Backplanes mit hoher Datenrate und hoher Leistungsaufnahme sind nicht nur Dk und Df relevant. Auch die Z-Achsen-Ausdehnung, Zuverlässigkeit der Bohrungen, Materialstabilität bei High-Tg-PCBs, CAF-Risiko und Stabilität während der Laminierung müssen berücksichtigt werden. Werden zusätzlich schnelle Takte, HF-Referenzsignale oder andere gegenüber frequenzabhängigen Verlusten besonders empfindliche Verbindungen übertragen, kann sich außerdem die Bewertung von Materialien für Hochfrequenz-PCBs lohnen.
Bei Entwicklungen mit CXL, PCIe 6.0 oder noch höheren Übertragungsraten empfiehlt sich zusätzlich eine Prüfung der bewährten Layout-Regeln für CXL und High-Speed-Signalintegrität. Dadurch lässt sich besser beurteilen, wie verlustarme Materialien zum verfügbaren Kanalbudget passen.
Als erste Orientierung kann die Materialauswahl folgendermaßen eingeordnet werden:
| Materialtyp | Typischer Einsatzbereich |
|---|---|
| Standard-FR4 | Langsame Logik oder Hilfsschaltungen |
| Materialien mit mittleren Verlusten | Bereiche mit mittleren Datenraten |
| Verlustarme Materialien | Hauptkanäle der PCIe-5.0-Klasse |
| Extrem verlustarme Materialien | Höhere Datenraten oder längere Übertragungsstrecken |
Die endgültige Materialentscheidung sollte nie ausschließlich anhand eines Datenblatts getroffen werden. Entscheidend sind das tatsächliche Kanalbudget, die Leiterplattengröße, die Kostenvorgaben und vor allem das verfügbare Prozessfenster des PCB-Herstellers.
Ist der Stack-up Ihrer AI-Server-Backplane noch nicht freigegeben, kann das Engineering-Team von HILPCB eine kostenlose Prüfung des Lagenaufbaus einschließlich Materialempfehlung durchführen.
Referenztabelle wichtiger Designparameter für AI-Server-Backplane-PCBs
Die folgenden Werte stellen keine verbindliche Norm dar. Sie entsprechen typischen Auslegungsfenstern, die bei AI-Server-Backplane-Projekten anzutreffen sind. Die endgültigen Vorgaben müssen weiterhin aus den Spezifikationen der Steckverbinder, den Kanalbudgets der eingesetzten Bausteine und den realen Fertigungsmöglichkeiten des PCB-Lieferanten abgeleitet werden.
| Parameter | Üblicher Bereich | Konstruktionshinweis |
|---|---|---|
| Lagenzahl | 20-44 Lagen | AI-Backplanes der mittleren und oberen Leistungsklasse sind nur selten einfache Leiterplatten mit 8-12 Lagen; mit Steckverbinder- und Kanaldichte steigt die Lagenzahl schnell |
| Leiterplattendicke | 3.2-6.4 mm | Mechanische Festigkeit für Press-Fit-Steckverbinder, Verzugskontrolle und Impedanzaufbau müssen gemeinsam berücksichtigt werden |
| Leiterbahn/Abstand der Hauptkanäle | 4/4 mil bis 3/3 mil | Auffächerungsbereiche schneller Steckverbinder können sich 3/3 mil annähern und müssen mit dem Prozessfenster des Fertigers abgeglichen werden |
| Impedanztoleranz | Üblicherweise +/-10%, für kritische Verbindungen verschärft auf +/-8% | Beeinflusst durch Chargenschwankungen des Materials, Ätzkompensation und Schwankungen der Laminierdicke |
| Backdrill-Stub | Üblicherweise innerhalb von 8-12 mil kontrolliert | Bei PCIe-5.0/6.0-Backplanes reduzieren kürzere Stubs in der Regel Reflexionen |
| Endgültiges Aspektverhältnis | Üblicherweise 15:1-20:1 | Bei Backplanes mit hoher Lagenzahl müssen Bohrprozess und Gleichmäßigkeit der Kupferabscheidung in den Bohrungen gemeinsam bewertet werden |
| Kupferstärke | 0.5 oz-1 oz auf Signallagen, 1 oz-2 oz auf Versorgungslagen | Mit zunehmendem PDN-Strom müssen Kupferbalance, Erwärmung und Leiterplattenverzug gemeinsam untersucht werden |
| Materialklasse | Mid-Loss / Low-Loss / Ultra-Low-Loss | Unterschiedliche Kanallängen und Datenraten führen zu unterschiedlichen Material- und Kostenfenstern |
Werden diese Parameter nicht vor der Fertigungsfreigabe verbindlich festgelegt, entstehen häufig zusätzliche Iterationen bei SI-Abstimmung, Press-Fit-Montage oder DFM-Prüfung. Wenn Material- und Kostenentscheidungen zwischen Hauptplatine und Backplane noch offen sind, bieten auch die Ansätze zur Kostenoptimierung von AI-Server-Hauptplatinen und Backplanes eine hilfreiche Grundlage.
PDN-Auslegung für leistungsstarke AI-Server-Backplanes
Das Power Distribution Network einer leistungsstarken AI-Server-Backplane stellt deutlich höhere Anforderungen als die Stromversorgung einer herkömmlichen Rechnerplattform. Ein einzelner Beschleuniger kann mehrere hundert Watt aufnehmen; über Backplane und angeschlossene Module können innerhalb einer vollständigen Plattform insgesamt mehrere Kilowatt übertragen werden. Unter solchen Lastbedingungen bleiben PI-Probleme nicht auf Simulationen beschränkt. Instabile Versorgungsspannungen, lokale Überhitzung, nicht bestandene Zertifizierungsprüfungen oder Zuverlässigkeitsprobleme im Feld können direkte Folgen sein.
Bei der Entwicklungsprüfung sollten insbesondere folgende Punkte berücksichtigt werden:
- Niederimpedante Strompfade: Breitere Kupferstrukturen, ausreichend dimensionierte Versorgungsebenen und bei Bedarf ein Versorgungslagenaufbau mit Dickkupfer
- Hierarchische Entkopplung: Kondensatoren für niedrige, mittlere und hohe Frequenzbereiche müssen als abgestimmtes Gesamtsystem wirken, statt lediglich nach einer Stückliste verteilt zu werden
- Abstand zwischen VRM und Last: Elektrische Eigenschaften sowie mechanische und thermische Randbedingungen müssen gemeinsam optimiert werden
- Verteilung der Stromdichte: Temperaturanstieg im Kupfer, Erwärmung der Steckverbinder und lokale Engstellen in Hochstrombereichen sollten frühzeitig analysiert werden
Hohe Ströme beeinflussen auf Fertigungsseite außerdem die galvanische Kupferabscheidung, Kupferbalance, Verzugseigenschaften sowie die Zugänglichkeit für AOI und elektrische Prüfungen. Diese Aspekte gehören in die Prüfung vor der Fertigungsfreigabe und sollten nicht erst nach dem ersten Prototypen korrigiert werden.
Wärmemanagement und Kühlkonzept für AI-Server-Backplane-PCBs
Das thermische Konzept einer AI-Server-PCB darf nicht bis zur Systemintegration aufgeschoben werden. Backplanes befinden sich häufig unmittelbar neben leistungsstarken Modulen und innerhalb begrenzter Luftströmungspfade. Gleichzeitig können sie Teil des Wärmeleitpfads des Gesamtsystems sein. Die Wärmeabfuhr muss daher bereits strukturell in die Leiterplatte integriert werden, anstatt später mit Zusatzmaßnahmen kompensiert zu werden.
Typische Maßnahmen sind:
- Anordnung von Thermal-Via-Feldern in Bereichen mit hoher lokaler Verlustleistung
- Großflächige Kupferbereiche zur seitlichen Wärmeverteilung
- Einsatz eines PCB-Materialsystems mit hoher Wärmeleitfähigkeit, wenn die thermischen Anforderungen dies erfordern
- Frühzeitige Festlegung der mechanischen Schnittstellen zu Kühlkörpern, Kühlplatten und Gehäuse
Auch hier besteht eine direkte Wechselwirkung mit der Fertigung. Das thermische Design beeinflusst Harzfluss, Bohrzuverlässigkeit, erforderliche Kupferstärken und lokale Ebenheit der Leiterplatte. Eine in der CAD-Umgebung überzeugende thermische Lösung liefert deshalb nach Fertigung und Bestückung nicht automatisch dieselbe Leistung.
Optimierung von Durchkontaktierungen und High-Speed-Steckverbinder-Auffächerung
Die kritischsten High-Speed-Bereiche einer Backplane liegen häufig nicht in langen, geraden Leiterbahnsegmenten, sondern an Übergängen. Besonders die Auslegung der Durchkontaktierungen und die Auffächerung schneller Steckverbinder verdienen daher eine zusätzliche Prüfung.
Via-Struktur
- Via-Stubs können Resonanzen verursachen und sollten, sofern erforderlich, durch Backdrilling entfernt beziehungsweise verkürzt werden.
- Pad- und Antipad-Geometrien sollten nicht ungeprüft aus älteren Konstruktionen übernommen werden. Sie müssen anhand der aktuellen Kanalanforderungen neu bewertet werden.
- Registriertoleranzen zwischen den Lagen sind bei Backplanes mit hoher Lagenzahl besonders kritisch, vor allem wenn Backdrilling und kontrollierte Impedanzen gleichzeitig gefordert werden.
- Microvia-Strukturen für HDI-PCBs können die Verdrahtungsdichte erhöhen, setzen jedoch voraus, dass der PCB-Lieferant die erforderliche Registriergenauigkeit und entsprechende Zuverlässigkeitserfahrung nachweisen kann.
Steckverbinderbereich
Die Auffächerung der Steckverbinder gehört meist zu den am stärksten verdichteten Bereichen der gesamten Backplane. Genau dort treffen Anforderungen an Übersprechen, Impedanzkontrolle und Lagenwechsel besonders häufig aufeinander. Press-Fit-Steckverbinder bringen zusätzliche Vorgaben für die Kupferbeschichtung der Bohrungswand, Bohrungsdurchmesser und Toleranzen, Einpresskräfte sowie die Reihenfolge der Montage mit sich. Eine frühe Abstimmung zwischen PCB-Fertiger und dem Team für die Durchsteckmontage ist deshalb wesentlich. Umfasst das Projekt zusätzlich Press-Fit, SMT-Bestückung sowie Kabel- oder Modulintegration, sollten auch schlüsselfertige Bestückungsleistungen früher in die Planung einbezogen werden.
Bei großformatigen Backplanes darf die Wahl des Steckverbinders folglich nie ausschließlich anhand der Signalintegrität erfolgen. Sie beeinflusst unmittelbar die Fertigungstoleranzen und die Ausbeute bei der Endmontage.
DFM-Prüfung und Zuverlässigkeitsvalidierung für AI-Server-Backplanes
Eine elektrische Designprüfung allein reicht für eine AI-Server-Backplane nicht aus. Ebenso wichtig ist die Bewertung aus Fertigungssicht. Eine DFM-Prüfung soll nicht lediglich bestätigen, dass formale Layoutregeln eingehalten werden. Sie muss zeigen, ob sich die Leiterplatte innerhalb des tatsächlich verfügbaren Prozessfensters wiederholbar produzieren lässt. Dazu müssen Konstruktionsannahmen, Lieferantenfähigkeit und spätere Prüfverfahren aufeinander abgestimmt werden.
Typische Prüfpunkte sind:
- Ob minimale Leiterbahnbreite und minimaler Abstand mit der realen Prozessfähigkeit übereinstimmen
- Ob der laminierte Stack-up erhöhte mechanische Spannungen oder ein Delaminationsrisiko verursacht
- Ob das Aspektverhältnis der Bohrungen und die Tiefentoleranz beim Backdrilling sicher beherrscht werden
- Ob die Impedanz in der Serienfertigung über alle kontrollierten Impedanzlagen stabil eingehalten werden kann
- Ob die Kupferverteilung ein erhöhtes Verzugsrisiko verursacht
- Ob Bohrungsdurchmesser und Kupferstärke in Press-Fit-Bohrungen die Anforderungen erfüllen
Nach der Leiterplattenfertigung muss die Validierung den Regelkreis zwischen Konstruktion und realem Prozess schließen:
- TDR- oder Impedanz-Coupon-Prüfung, um zu bestätigen, dass die kontrollierten Impedanzstrukturen den Zielwert erreichen
- FAI-Erstmusterprüfung, um Abmessungen, Bohrungsgrößen, Materialien, Leiterplattendicke und wichtige Prozessergebnisse zu verifizieren
- Zuverlässigkeitsprüfungen wie Thermoschock, PCT oder andere projektspezifisch geforderte Umweltbelastungstests
Bei komplexen Backplane-Programmen ist ein geschlossener Iterationsprozess besonders wirkungsvoll: Annahmen aus der Entwicklung werden mit Fertigungsergebnissen, Rückmeldungen aus der Bestückung und Validierungsdaten zusammengeführt und für die nächste Optimierungsrunde genutzt.
Checkliste vor der Fertigungsfreigabe einer AI-Server-Backplane-PCB
Vor der Freigabe einer AI-Server-Backplane zur Leiterplattenfertigung empfiehlt es sich, eine verbindliche Konstruktions- und Entscheidungsliste abzuschließen:
- Finaler Stack-up und freigegebene Materialien
- Impedanzvorgaben und Coupon-Strategie
- Steckverbinderfamilie und Regeln für die Auffächerung
- Backdrill-Anforderungen und zulässiges Toleranzfenster
- Annahmen für thermische Schnittstellen
- Hochstrompfade und Planung der Kupferstärken
- Montagevorgaben einschließlich Press-Fit- oder Mischtechnologie-Bestückung
- Prüf- und FAI-Anforderungen
Eine solche Freigabeliste reduziert unnötige Leiterplattenrevisionen deutlich und vereinfacht gleichzeitig die technische Abstimmung mit dem Fertigungspartner.
Häufige Fragen
Wie viele Lagen hat eine AI-Server-Backplane-PCB üblicherweise?
Die meisten Projekte bewegen sich im Bereich von 20-44 Lagen. Konstruktionen mit geringer Kanaldichte können mit weniger als 20 Lagen auskommen. Steigen jedoch die Anzahl der Steckverbinder, die Zahl schneller Differenzpaare und die Anforderungen an die Stromverteilung gleichzeitig, wächst die erforderliche Lagenzahl schnell.
Wie sollten PCB-Materialien für AI-Server-Backplanes ausgewählt werden?
Ausgangspunkt sollte das Kanalbudget sein. Von dort aus werden Material und Stack-up rückwärts abgeleitet. PCIe-5.0/6.0-Verbindungen oder längere Übertragungsstrecken erfordern häufig Mid-Loss-, Low-Loss- oder sogar Ultra-Low-Loss-Materialien. Parallel dazu müssen hoher Tg, CAF-Risiko, Leiterplattendicke und Laminierstabilität berücksichtigt werden. Eine Auswahl ausschließlich anhand von Dk und Df ist nicht ausreichend.
Welche Backdrill-Genauigkeit wird bei einer Backplane-PCB üblicherweise benötigt?
Ein häufig verwendeter Zielwert besteht darin, den verbleibenden Stub innerhalb von 8-12 mil zu halten. Die konkrete Anforderung hängt von der Übertragungsrate, der Via-Länge und dem verwendeten Steckverbindermodell ab. Mit höheren Datenraten werden üblicherweise engere Backdrill-Toleranzen und kürzere Rest-Stubs erforderlich.
Benötigt eine AI-Server-Backplane grundsätzlich HDI?
Nein. HDI ist vor allem dort sinnvoll, wo extrem dichte Steckverbinder-Auffächerungen, zahlreiche Lagenwechsel oder stark begrenzte lokale Platzverhältnisse auftreten. Viele Backplanes basieren weiterhin überwiegend auf durchkontaktierten Strukturen mit hoher Lagenzahl und Backdrilling. HDI wird dann gezielt in den Bereichen eingesetzt, in denen die Verdrahtungsdichte es tatsächlich verlangt.
Welche Punkte sind bei einer DFM-Prüfung für Backplane-PCBs besonders wichtig?
Mindestens sollte geprüft werden, ob 3/3 mil Leiterbahn/Abstand unter Serienbedingungen tatsächlich gefertigt werden kann, ob ein Aspektverhältnis von 15:1-20:1 sicher beherrscht wird und ob die Backdrill-Toleranzen stabil eingehalten werden. Ebenso müssen Press-Fit-Bohrungen, Verzugskontrolle und die Prozessfähigkeit der kontrollierten Impedanzlagen mit den ursprünglichen Konstruktionsannahmen übereinstimmen.
Fazit
Die Entwicklung einer AI-Server-Backplane-PCB ist grundsätzlich eine interdisziplinäre Aufgabe. High-Speed-Leiterbahnführung, Stromversorgung, Wärmemanagement, mechanische Schnittstellen und Fertigbarkeit lassen sich nicht unabhängig voneinander optimieren. Besonders reibungslos verlaufen Projekte erfahrungsgemäß dann, wenn Entwicklung, Leiterplattenfertigung, Bestückung und Validierung bereits früh zusammenarbeiten und die technischen Entscheidungen gemeinsam auf ein belastbares Serienkonzept ausrichten.
HILPCB verfügt über entsprechende Erfahrung mit schnellen Multilayer-Leiterplatten, kontrollierten Impedanzen, Präzisionsbohrungen, DFM-Prüfungen und fertigungsbezogener Validierung. Wenn für Ihr AI-Server-Backplane-Projekt eine DFM-Vorprüfung, eine Bestätigung des Stack-ups oder eine Bewertung der Fertigbarkeit von Backdrilling beziehungsweise Press-Fit-Montage benötigt wird, können Sie das Engineering-Team direkt für eine kostenlose technische Bewertung kontaktieren.