Ein Xilinx VU13P wird in einem 52,5 × 52,5 mm Gehäuse mit 4.641 BGA-Kugeln ausgeliefert. Jede Kugel benötigt einen sauberen Escape-Weg (Fluchtweg) zu einer internen Routing-Ebene, einen Entkopplungskondensator in einem Umkreis von 2 mm oder eine Via-Verbindung zu einer Spannungsebene, die den Strom bei einer 0,85-V-Schiene mit einer Toleranz von ±25,5 mV liefert. Das Datenblatt des FPGA dokumentiert, was das Silizium leisten kann. Die PCB bestimmt, ob es dies tatsächlich tut — und ob man dazu ein oder vier Re-Spins benötigt, um dorthin zu gelangen.
FPGA-Boards befinden sich an der Schnittstelle dreier Ingenieursdisziplinen, die sich in anderen Produkten selten überschneiden. Das BGA-Escape-Problem ist ein geometrisches Rätsel, das durch Bohrtechnologie und die Wirtschaftlichkeit der Lagenanzahl eingeschränkt wird. Das Power Distribution Network (PDN) ist ein elektromagnetisches Designproblem, das eine Impedanzkontrolle von DC bis 500 MHz erfordert. Die Transceiver-Kanäle sind Übertragungsleitungstechnik bei einer Nyquist-Frequenz von 14+ GHz. Ein Fehler in nur einem dieser Bereiche führt nicht zu einer allmählichen Leistungsverschlechterung, sondern zu Totalausfällen (Hard Failures). Eine Via-Stub-Resonanz bei 12 GHz schließt das Augendiagramm (Eye Diagram) vollständig. Eine PDN-Antiresonanz bei der falschen Frequenz verstärkt das Rauschen, anstatt es zu unterdrücken. Ein Split (Spalt) in der Masseebene (Ground Plane) unter einem differenziellen 25-Gbps-Paar reflektiert genug Energie, um jedes Bit zu beschädigen.
HILPCB fertigt FPGA-Boards von 4-lagigen Evaluierungsplattformen bis hin zu 64-lagigen Produktions-Builds, mit sequenzieller Lamination für HDI-Escape-Routing, Impedanztoleranzen von ±5 % und Back-Drilling für Multi-Gigabit-Transceiverkanäle. Unsere Fertigung unterstützt die gesamte Komplexitätsbandbreite — von Lattice ECP5 Evaluierungsboards bis hin zu AMD Versal Premium Compute-Plattformen.
Menü-Navigation
- BGA-Escape: Die Entscheidung, die die Lagenanzahl bestimmt
- Power Distribution Network für 15+ Spannungsschienen
- Transceiver-Kanal-Engineering bei 28+ Gbps
- DDR-Speicherschnittstellen-Routing
- Thermisches Management bei 75+ Watt
- Konfiguration, JTAG und Board-Bring-Up
- Vom Prototyp bis zur Massenproduktion
BGA-Escape: Die Entscheidung, die die Lagenanzahl bestimmt
Das BGA-Gehäuse definiert alles Nachfolgende. Lagenanzahl, Via-Technologie, Materialkosten und Fertigungszeit lassen sich alle darauf zurückführen, wie viele Kugeln bei welchem Raster (Pitch) nach außen geführt (escaped) werden müssen. Ein Designer, der mit dem Layout beginnt, bevor er die Escape-Strategie gelöst hat, verschwendet Wochen an Arbeit, wenn sich herausstellt, dass die Lagenanzahl falsch ist.
Escape-Strategie nach Package Pitch (Rastermaß)
- 1,0-mm-Pitch-Packages: Dog-Bone-Fan-Out mit Durchkontaktierungen (Through-Hole Vias) mit 0,3 mm Bohrdurchmesser und 0,5 mm Pad. Eine Leiterbahn führt zwischen benachbarten Via-Pads mit 4/4 mil Trace/Space hindurch. Die äußeren zwei Ringe von BGA-Pads entkommen auf den oberen und unteren Signallagen. Innere Reihen fallen durch Vias auf interne Signalebenen ab. Ein Bauteil mit 500 Pins entkommt typischerweise auf 10–12 Lagen. Ein Bauteil mit 1.500 Pins bei 1,0 mm Rastermaß benötigt 14–16 Lagen mit sorgfältiger Planung der Via-Felder, um das Blockieren interner Routing-Kanäle zu vermeiden.
- 0,8-mm-Pitch-Packages: Durchkontaktierungen verbrauchen zu viel Platz zwischen den Pads – es gibt nicht genug Platz, um eine Leiterbahn zwischen zwei benachbarten Via-Pads mit Standardbohrgrößen zu verlegen. Der HDI-PCB-Aufbau mit lasergebohrten Micro-Vias (0,1 mm Durchmesser, die direkt auf dem BGA-Pad landen) ermöglicht den Escape aus den innersten Reihen, ohne internen Routing-Platz zu verbrauchen. Gestapelte (stacked) Micro-Vias (Layer 1→2, 2→3) bieten von inneren BGA-Reihen aus Zugang zu tieferen Routing-Lagen.
- Sequential Build-Up (Sequenzieller Aufbau): HILPCB unterstützt bis zu vier sequenzielle Laminationszyklen. Jeder Zyklus fügt zwei Lagen mit passgenauen Micro-Via-Verbindungen zur darunter liegenden Lage hinzu — dies ist erforderlich, wenn über 2.000 Kugeln mit einem Rastermaß von 0,8 mm ein vollständiges Escape-Routing benötigen. Der sequenzielle Prozess verlängert die Fertigungszeit um 3–5 Tage pro Zyklus und erhöht die Kosten um ca. 15–25 % pro Aufbauphase.
- Via-in-Pad-Konstruktion: Micro-Vias, die direkt auf den BGA-Pads landen, eliminieren die Stubs (Leitungsreste) des Dog-Bone-Fan-Outs, sparen Platz beim Routing und reduzieren die parasitäre Induktivität auf den Stromversorgungspfaden. Das Via muss gefüllt und planarisiert werden, um eine ebene Oberfläche (Koplanarität <25 µm) für eine zuverlässige BGA-Lötverbindung zu bieten. Der kupfergefüllte Via-in-Pad-Prozess von HILPCB erreicht diese Spezifikation konsistent auf Multilayer-PCBs mit bis zu 64 Lagen.
- Reihenfolge des Escape-Routings: Strom- und Masse-Kugeln entkommen zuerst (sie verbinden sich mit Ebenen, nicht mit gerouteten Leiterbahnen). Dann entkommen die High-Speed-Transceiver-Paare (sie benötigen die kürzesten und saubersten Wege). Allgemeine I/O-Signale (General-Purpose I/O) entkommen als letztes — diese Signale tolerieren längere Wege und Lagenwechsel ohne Leistungseinbußen.
Power Distribution Network für 15+ Spannungsschienen
Ein Xilinx UltraScale+-Baustein benötigt VCCINT (0,85 V bei 40+ A), VCCBRAM (0,85 V), VCCAUX (1,8 V), mehrere VCCO-Bänke (1,2 V, 1,5 V, 1,8 V, 2,5 V oder 3,3 V, abhängig vom I/O-Standard) und Transceiver-Versorgungen — MGTAVCC (0,9 V), MGTAVTT (1,2 V), MGTVCCAUX (1,8 V). Das sind 10–15 unterschiedliche Spannungsschienen, jede mit ihren eigenen Anforderungen an Regelung, Filterung und Verteilung.
Aufbau des PDN
- Dedizierte Ebenenpaare (Plane Pairs): Vollkupferebenen für VCCINT und dessen Rückstrom-Masse auf benachbarten Lagen. Bei 4-mil Dielektrikumsabstand und Dk ≈ 4,2 beträgt die Ebenenpaar-Kapazität ca. 25 pF/cm² — was eine effektive Entkopplung über 100 MHz ohne diskrete Komponenten bietet. Diese Zwischenebenenkapazität (Interplane Capacitance) ist der primäre Hochfrequenz-Bypass — sie reagiert schneller als jeder diskrete Kondensator, da keine Montageinduktivität vorliegt. HILPCB kontrolliert die dielektrische Dicke auf ±10 % (±0,4 mil bei einem 4-mil-Ziel), um sicherzustellen, dass die entworfene Kapazität in der Produktion erreicht wird.
- Strategie für Entkopplungskondensatoren: Die Application Note zur Power Integrity des FPGA-Anbieters schreibt typischerweise mehr als 200 Kondensatoren über den BGA-Footprint verteilt vor — eine Mischung aus 100 nF, 1 µF und 10 µF in 0201- und 0402-Gehäusen. Platzierungspriorität: Die Via-in-Pad-Montage auf der Unterseite der Platine, direkt unter den BGA-Stromkugeln, bietet die kürzestmögliche Stromschleife zum Die. Die Montageinduktivität jedes Kondensators (typischerweise 0,3–0,8 nH, je nach Padgeometrie und Via-Struktur) bestimmt seinen effektiven Frequenzbereich. Das gesamte PDN-Impedanzprofil – von DC bis 500 MHz – muss über den gesamten Frequenzbereich unter der Zielimpedanz (Ztarget = Vcore × Ripple% / Imax_transient) bleiben.
- IR-Drop-Management: Bei 40 A auf einer 0,85-V-Schiene verursachen selbst 5 mΩ Gleichstromwiderstand (DC-Resistance) zwischen dem VRM-Ausgang und dem FPGA-Die einen Spannungsabfall von 200 mV — das verbraucht das gesamte Spannungstoleranzbudget, bevor überhaupt Wechselspannungsrauschen (AC Noise) berücksichtigt wird. Die Fläche der Stromebene, die Anzahl der Vias zwischen Reglerausgang und dem Feld der FPGA-Stromkugeln, das Kupfergewicht (1 oz intern, 2 oz extern sind typisch) und die Form der Ebene (Vermeidung enger Engpässe) tragen alle zum DC-Widerstand bei. HILPCB liefert eine Gleichmäßigkeit des Kupfergewichts innerhalb von ±10 % und stellt Widerstandsdaten von Testcoupons für kritische Geometrien der Spannungsebenen zur Verfügung.
- Split Plane Management (Verwaltung von geteilten Ebenen): I/O-Bank-Spannungen (1,8 V, 2,5 V, 3,3 V) teilen sich oft interne Lagen als geteilte Ebenen (Split Planes), um Lagen zu sparen. Spaltgrenzen müssen sorgfältig geplant werden — kein High-Speed-Signal sollte einen Spalt (Split Gap) kreuzen, da der Rückstrom in der Referenzebene nicht über den Spalt fließen kann. Er muss einen Umweg um die Spaltgrenze machen, wodurch eine große Schleifenfläche entsteht, die EMI (elektromagnetische Interferenzen) erzeugt und die Signalintegrität verschlechtert. Dort, wo Signale zwischen Spannungsdomänen kreuzen müssen, stellen Überbrückungskondensatoren (Bridge Capacitors, 100 nF) am Kreuzungspunkt einen lokalen Rückpfad (Return Path) bereit.
- Isolierung der Transceiver-Versorgung: MGT-Transceiver-Versorgungen (MGTAVCC, MGTAVTT) erfordern eine dedizierte Regulierung — sie dürfen nicht von der Haupt-VCCINT-Ebene abgegriffen werden. Versorgungsrauschen auf der Transceiver-PLL moduliert direkt den zurückgewonnenen Takt, was als erhöhter Jitter auf dem seriellen Link erscheint. Separate LDOs oder dedizierte Switcher-Kanäle mit ≤1 mVrms Ausgangswelligkeit (10 kHz–20 MHz) für Transceiver-Versorgungen verwenden.
Transceiver-Kanal-Engineering bei 28+ Gbps
GTH- und GTY-Transceiver auf AMD/Xilinx-Bausteinen, GX auf Intel Agilex — diese laufen mit 12,5–32,75 Gbps pro Lane unter Verwendung der NRZ-Kodierung. Bei 28 Gbps liegt die Nyquist-Frequenz bei 14 GHz. Die 5. Harmonische der Bitrate reicht bis 70 GHz. Der PCB-Kanal vom FPGA-BGA-Pad über den Via-Übergang, die Leiterbahn auf der Platine, den Via-Übergang zum Stecker oder zum zweiten Baustein muss eine Einfügedämpfung (Insertion Loss) aufweisen, die innerhalb der Entzerrungsfähigkeit (Equalization Capability) des Empfängers liegt, sowie eine Rückflussdämpfung (Return Loss) von unter -10 dB über das gesamte Frequenzband.
Anforderungen an das Kanaldesign
- Laminate mit geringen Verlusten (Low-Loss Laminates): Standard FR-4 mit Df ≈ 0,020 bei 10 GHz führt bei 14 GHz zu einer Einfügedämpfung von ca. 1,0 dB/Zoll auf einer typischen Microstrip-Geometrie. Über eine 6 Zoll lange Leiterbahn sind das allein 6 dB durch dielektrische Verluste — plus Leiterverluste, Via-Übergangsverluste und Steckerverluste. Das gesamte Kanalbudget für einen 28 Gbps NRZ-Link beträgt typischerweise 15–20 dB bei Nyquist. Megtron 6 (Df = 0,004) oder Isola I-Speed (Df = 0,009) reduzieren die dielektrischen Verluste im Vergleich zu Standard-FR-4 um das 3- bis 5-fache, wodurch der Beitrag der PCB innerhalb des zugewiesenen Teils des Kanalverlustbudgets bleibt. Die Materialkosten sind das 3- bis 5-fache von Standard-FR-4, aber die Alternative ist ein nicht funktionsfähiger Kanal, den keine Entzerrung wiederherstellen kann.
- Kupferfolienrauheit (Copper Foil Roughness): Bei 14 GHz beträgt die Eindringtiefe (Skin Depth) in Kupfer ca. 0,55 µm. Standardmäßig galvanisch abgeschiedene Kupferfolie (Electrodeposited Copper) hat eine RMS-Rauheit (Rq) von 1,5–2,0 µm — deutlich größer als die Eindringtiefe. Strom, der über diese Rauheitsspitzen fließt, legt einen längeren effektiven Weg zurück, was die Leiterverluste im Vergleich zu einer theoretisch glatten Oberfläche um 30–60 % erhöht. HVLP-Kupferfolien (Hyper Very Low Profile) mit Rq < 0,5 µm reduzieren diesen Überschussverlust. HILPCB führt HVLP-Folienoptionen auf Lager und kann diese für Transceiver-Signallagen spezifizieren, während auf unkritischen Lagen Standardfolie verwendet wird, um die Kosten zu kontrollieren.
- Back-Drilling Via Stubs (Rückbohren von Via-Stummeln): Ein Standard-Durchkontaktierungs-Via in einer 2,4 mm (93 mil) dicken Platine erzeugt einen Via-Stub (Leitungsstummel) — die ungenutzte Via-Hülsenlänge unterhalb der Signallage —, der wie eine nicht abgeschlossene Übertragungsleitung wirkt. Ein 60-mil-Stub erzeugt bei ca. 12 GHz eine Viertelwellenresonanz (Quarter-Wave Resonance), wodurch eine tiefe Kerbe in der Einfügedämpfung des Kanals entsteht, die das Augendiagramm bei 28 Gbps schließt. Das Back-Drilling entfernt die ungenutzte Hülse und reduziert die Stub-Länge auf 5–10 mils. Der Back-Drill-Prozess von HILPCB kontrolliert die Stub-Länge auf ±5 mils durch tiefenkontrolliertes Bohren mit Laser-Mess-Feedback. Eine Querschnittsanalyse an Qualifikationscoupons überprüft die Stub-Tiefe pro Produktionscharge.
- Disziplin beim Routing differenzieller Paare: Intra-Pair Skew (Versatz innerhalb des Paares) <5 ps (entspricht ca. 0,7 mm Längendifferenz der Leiterbahnen). Inter-Pair Skew innerhalb eines Multi-Lane-Kanals <10 ps. Zielimpedanz 85 Ω oder 100 Ω differenziell — vorgegeben durch den I/O-Standard, nicht durch Präferenz des Designers. Die Geometrie der Leiterbahn (Breite, Abstand, dielektrische Dicke zur Referenzebene) muss entlang der gesamten Route konstant bleiben — jede Änderung der Referenzebene bei einem Lagenwechsel erfordert Ground-Stitching-Vias im Umkreis von 0,5 mm um die Signal-Vias, um die Kontinuität des Rückpfads zu wahren.
- Via-Transition-Optimierung: Der Via-Übergang von einer Oberflächenleiterbahn zu einer inneren Lage führt zu parasitärer Induktivität (typischerweise 50–80 pH für ein Standard-Through-Hole-Via) und Kapazität (vom Anti-Pad zum umgebenden Massekupfer). Massevias (Ground Vias), die das Signal-Via in einer koaxialähnlichen Anordnung umgeben — 3–4 Massevias im Radius von 0,5 mm um das Signal-Via —, reduzieren die Übergangsinduktivität auf <30 pH und verbessern die Rückflussdämpfung (Return Loss) bei 14 GHz um 3–5 dB. Das DFM-Review von HILPCB gleicht die Geometrie des Via-Übergangs mit dem Return-Loss-Budget des Kanals ab und empfiehlt optimierte Anti-Pad-Dimensionen.
DDR-Speicherschnittstellen-Routing
Die meisten FPGA-Designs beinhalten DDR4- oder DDR5-Speicherschnittstellen. DDR4 mit 2.400 MT/s (1.200 MHz Takt) erfordert ein Address/Command-Matching (Abgleich) von ±5 ps pro Byte-Gruppe und ein DQ-zu-DQS-Matching von ±2,5 ps pro Byte-Lane. DDR5 verschärft diese Anforderungen weiter und erhöht die Komplexität durch On-Die Termination (ODT).
Speicher-Layout-Praktiken
- Speicher-Platzierungsstrategie: Platzieren Sie Speicherbausteine so nah wie möglich am FPGA. Jeder zusätzliche Zoll (Inch) Leiterbahn fügt bei DDR4-Datenraten etwa 150 ps Ausbreitungsverzögerung (Propagation Delay) und 0,3 dB Einfügedämpfung hinzu. Bei DDR4 mit zwei Speicherrängen (Ranks) bestimmt die Topologie (Fly-by für Address/Command, T-Branch oder Fly-by für Data) die optimale Platzierung. Das DFM-Review von HILPCB identifiziert Platzierungsprobleme, bevor das Routing beginnt.
- Routing auf derselben Lage mit konsistenter Referenz: Alle DQ-Signale innerhalb einer Byte-Lane müssen auf derselben PCB-Lage geroutet werden und sich auf dieselbe Masseebene beziehen. Lagenübergänge innerhalb einer Byte-Lane führen zu Skew (durch Via-Delay-Mismatch) und Impedanzdiskontinuitäten, die durch Serpentine Tuning (Mäander-Tuning) nicht vollständig kompensiert werden können. Wenn ein Lagenwechsel unvermeidlich ist, müssen alle Signale in der Byte-Lane an derselben Stelle wechseln.
- Isolierung der Stromversorgung: VDDQ (1,2 V für DDR4, 1,1 V für DDR5) auf einer dedizierten Ebene, physisch und elektrisch getrennt von VCCINT. Das Einkoppeln von FPGA-Core-Schaltrauschen in VDDQ über gemeinsames Ebenenkupfer oder gemeinsame Via-Verbindungen äußert sich als datenabhängige Bitfehler. Ferritperlen oder ein LC-Filter am Ausgang des VDDQ-Reglers sorgen für die Isolierung. Jeder Speicherbaustein erhält eine lokale Entkopplung von 100 nF + 10 µF im Umkreis von 3 mm um seine Stromversorgungspins.
- Minimierung von Serpentine Tuning (Mäander-Routing): Längenabgleichende Serpentinen (Mäander) erhöhen die Einfügedämpfung und verbrauchen Routingfläche. Platzieren Sie Speicher in der Nähe und routen Sie direkt — Tuning sollte nur einen Restmismatch von 1–3 mm kompensieren und nicht eine Längendifferenz von 50 mm überbrücken. Die Serpentinenamplitude sollte ≤ 3× der Leiterbahnbreite betragen, um Eigenkopplungen (Self-Coupling) zwischen den Serpentinenschleifen zu vermeiden, was zu lokalisierten Impedanzdiskontinuitäten führt.
- Platzierung von Abschlusswiderständen (Termination Resistors): DDR4 nutzt On-Die Termination (ODT) für Datensignale, aber Command/Address-Signale verwenden möglicherweise externe Abschlüsse. Termination Resistor Packs (Abschlusswiderstandsnetzwerke) werden am fernen Ende der Address-Bus Fly-by-Chain, nahe dem letzten Speicherbaustein, platziert. Die Platzierung der Widerstände nach dem letzten Baustein — nicht zwischen den Bausteinen — verhindert Reflexionen, die Signale an dazwischenliegenden Speicherpositionen verfälschen könnten.
Thermisches Management bei 75+ Watt
Ein voll ausgelasteter Versal Premium verbraucht 75+ W. Selbst ein Artix-7 im mittleren Bereich kann in einem kompakten Gehäuse ohne freiliegendes Wärmepad (Exposed Thermal Pad) 5–10 W erreichen. Die Leiterplatte bietet sowohl die mechanische Montageplattform als auch ein entscheidendes Element des Wärmeleitpfades.
Ansätze im thermischen Engineering
- Thermal Via Arrays: Unter dem freiliegenden Wärmepad des FPGA — 0,3 mm Bohrung bei 1,0 mm Raster, kupfergefüllt. Ein typisches Array von 100+ Vias bietet einen thermischen Widerstand von ca. 10–15 °C/W durch eine 1,6 mm dicke Platine. Offene (ungefüllte) Vias haben aufgrund des Luftspalts im Bohrloch (Barrel) einen 2–3× höheren thermischen Widerstand. Der kupfergefüllte Via-Prozess von HILPCB erreicht einen Hohlraumanteil (Void Content) von <10 %, was durch Querschnittsanalysen auf Qualifizierungspanels verifiziert wird.
- Wärmeverteilung durch interne Ebenen (Internal Plane Heat Spreading): Strom- und Massekupferebenen erfüllen eine doppelte Aufgabe — elektrische Verteilung und seitliche (laterale) Wärmeleitung. Eine 1-oz-Kupferebene hat eine Wärmeleitfähigkeit von ca. 390 W/m·K (im Vergleich zu 0,3 W/m·K bei FR-4-Substrat). Die Ebenen leiten die Wärme vom FPGA-Footprint in kühlere Regionen der Platine, wo sie durch Befestigungselemente oder Konvektion abgeleitet werden kann.
- Kupfermünzen-Einsätze (Copper Coin Inserts): Für leitungsgekühlte Anwendungen (Militär, Luft- und Raumfahrt, raue Industrieumgebungen) HILPCB presst maschinell bearbeitete Kupferkerne (Münzen/Coins) in Hohlräume, die direkt unter dem FPGA in das PCB-Laminat gefräst wurden. Die Kupfermünze bietet einen thermischen Widerstand von unter 1 °C/W durch die Platine hindurch — 10× besser als ein Standard-Via-Array. Verfügbar auf Platinen mit bis zu 64 Lagen.
- Überlegungen zur Kühlkörpermontage (Heatsink Mounting): Ein großer, durch die Platine verschraubter Kühlkörper übt eine mechanische Kraft aus, die auf einer dünnen oder flexiblen Platine zu einer ungleichmäßigen Druckverteilung führt. Dies führt zu Lücken in der Wärmeleitpaste und zu Hot Spots. Platinen mit 12+ Lagen und mehreren Kupferebenen bieten eine ausreichende mechanische Steifigkeit (>1 mm Durchbiegung bei 10 N Punktlast), um den Anpressdruck des Kühlkörpers gleichmäßig zu verteilen. Gefederte Push-Pin- oder schraubmontierte Kühlkörper mit kalibrierter Kompression bieten einen konstanteren Anpressdruck als passive Clip-on-Kühler.
Konfiguration, JTAG und Board-Bring-Up
Das FPGA muss bei jedem Einschalten aus einem externen Speicher (SPI Flash, BPI NOR oder über SelectMAP) konfiguriert werden. Konfigurationsschaltungen und die JTAG-Debug-Kette erfordern spezifische PCB-Aufmerksamkeit, die beim High-Speed-Layout oft übersehen wird, was jedoch zu kritischen Bring-up-Fehlern führt.
Konfiguration und Debug-Layout
- Mode-Pin-Pull-Ups/Downs: Der Boot-Modus des FPGA wird durch Spannungspegel an bestimmten Pins beim Einschalten (Power-up) festgelegt. Falsche Widerstandswerte, fehlende Widerstände oder offene Pins (Floating Pins) können dazu führen, dass das FPGA in einen unbeabsichtigten Konfigurationsmodus wechselt. Die Mode-Pins müssen über starke Pull-Up- oder Pull-Down-Widerstände (typischerweise 4,7 kΩ) verfügen, die im Umkreis von 5 mm um das FPGA platziert werden — nicht am fernen Ende einer langen Leiterbahn, die während des Einschalttransienten Rauschen aufnehmen könnte.
- Configuration Flash Routing: Die SPI-Konfiguration mit bis zu 108 MHz (x4-Modus bei Xilinx) erfordert impedanzkontrollierte Leiterbahnen zwischen dem FPGA und dem Flash-Baustein. Die Takt-Signalintegrität ist kritisch — Ringing (Überschwingen) auf SCK kann das Flash doppelt takten und den Bitstream korrumpieren. Reihenabschlusswiderstand (Series Termination, 33 Ω) am Takt-Ausgangspin des FPGA, im Umkreis von 5 mm um den Pin platzieren.
- JTAG-Ketten-Integrität: Bei Boards mit mehreren FPGAs muss die JTAG-Kette (TDI→TDO→TCK→TMS) sorgfältig mit Serienabschluss (typischerweise 33 Ω) in der Nähe des Treibers geplant werden, um Reflexionen bei TCK-Frequenzen bis zu 66 MHz zu verhindern. JTAG-Signale sollten zur Störfestigkeit auf inneren Lagen geroutet werden, mit Ground Stitching Vias an jedem Lagenübergang.
- Power Sequencing: Die meisten FPGAs erfordern eine bestimmte Einschaltreihenfolge — typischerweise VCCINT zuerst, dann VCCAUX, dann VCCO. Die PCB muss die Sequenzierungsschaltung (Power Management IC oder diskreter Sequenzer) mit angemessener Entkopplung und Enable-Signal-Routing unterstützen. Eine falsche Reihenfolge kann zu Latch-up oder Schäden am FPGA führen.
Vom Prototyp bis zur Massenproduktion
FPGA-Programme durchlaufen typischerweise Prototyp-, Pilot- und Produktionsphasen. Jede Phase hat unterschiedliche Prioritäten, aber die Verwendung konsistenter Materialien und Prozesse über alle Phasen hinweg verhindert das häufige Problem, dass ein Design auf Platinen in Prototypenqualität funktioniert, aber auf Produktionspanels mit engeren Dk-Toleranzen oder abweichender Kupferoberflächenbehandlung versagt.
Programm-Unterstützung
- Prototyp: 5–20 Platinen mit 7–10 Tagen Durchlaufzeit. Gleiche Materialien und Prozesse wie in der Produktion. Stack-up-Review und Impedanzmodellierung vor Beginn des Layouts. DFM-Bericht (Design for Manufacturability), der potenzielle Probleme vor dem Erstmuster (First Article) identifiziert.
- Pilotproduktion: 50–500 Platinen mit formeller Erstmusterprüfung (First Article Inspection) — Dimensionsmessungen, Mikroschliffanalyse (Microsection Analysis), TDR-Impedanzdaten und Überprüfung der Back-Drill-Tiefe. Einfrieren (Lock) der Prozessparameter für den Transfer in die Produktion.
- Massenproduktion: 1.000+ Platinen/Jahr mit SPC-Überwachung kritischer Parameter (Kupferdicke, Ätzgleichmäßigkeit, Impedanz, Beschichtungsdicke). Optimierung der Panel-Auslastung und Entwicklung automatisierter Prüfvorrichtungen (Test Fixtures).
Fordern Sie ein Stack-up-Modell und eine Impedanzsimulation für Ihr FPGA-Design an →
Häufig gestellte Fragen (FAQ)
Warum ist das BGA-Escape-Routing im FPGA-PCB-Design so entscheidend? Das Kugelrastermaß (Ball Pitch) des BGA-Gehäuses bestimmt die Lagenanzahl der gesamten PCB, die Via-Technologie und die Herstellungskosten. Für Gehäuse mit 0,8 mm Pitch und darunter sind traditionelle Durchkontaktierungs-Vias (Through-hole Vias) zu groß, weshalb eine HDI-Fertigung mit lasergebohrten Micro-Vias und sequentiellem Aufbau erforderlich ist, um alle Signale erfolgreich aus dem BGA-Footprint herauszuführen.
Wie beeinflusst die PCB die Leistung von Multi-Gigabit-Transceivern? Bei 28+ Gbps verschlechtern Einfügedämpfung (Insertion Loss), Via-Stub-Resonanzen und Leiterbahnrauheit die Signalintegrität drastisch. Durch den Einsatz verlustarmer Laminate (wie Megtron 6), hyper-sehr-profilniederer (HVLP) Kupferfolie und das Rückbohren (Back-drilling) von Via-Stummeln wird sichergestellt, dass der Übertragungskanal im Entzerrungsbudget (Equalization Budget) des Empfängers bleibt.
Was ist die beste Entkopplungsstrategie für FPGA Power Delivery Networks (PDN)? Ein effektives PDN-Design stützt sich auf dedizierte Kupferebenenpaare für eine niederinduktive Hochfrequenzkapazität, kombiniert mit Via-in-Pad-montierten Entkopplungskondensatoren direkt unterhalb des FPGA. Dies minimiert die Schleifeninduktivität und stellt sicher, dass die Zielimpedanz von DC bis 500 MHz eingehalten wird.
Wie wird die Wärme auf leistungsstarken FPGA-Platinen bewältigt? FPGAs, die mehr als 75 Watt verbrauchen, benötigen Thermal-Via-Arrays (kupfergefüllt) unter dem Gehäuse, um die Wärme an innere Ebenen oder an einen Kühlkörper auf der Unterseite abzuleiten. Für extrem leitungsgekühlte Umgebungen bieten eingebettete Kupfermünzen (Copper Coins) einen extrem niedrigen thermischen Widerstand direkt durch die Platine hindurch.