Wie man ein HDI-PCB-Stackup entwirft: Wann Buildup sinnvoll ist statt einfach mehr konventionelle Lagen hinzuzufügen

• Die erste Frage im HDI-Stackup-Design ist nicht, ob sich noch mehr Leiterbahnen hineinquetschen lassen, sondern ob Packaging-Dichte, Platinenstärke und Lagenwechsel bereits Microvias und Buildup zwingend machen. Wenn ein konventioneller Multilayer-Aufbau noch konvergiert, erhöht ein zu früher HDI-Einsatz nur Laminations-, Bohr- und Zuverlässigkeitsrisiken.
• HDI ist nicht einfach "ein normales Board mit mehr Lagen", sondern eine High-Density-Interconnect-Lösung, bei der Stackup, Microvias, Impedanz und Montage gemeinsam konvergieren müssen.
• Die Materialauswahl muss elektrische Leistung und sequentielle Laminierung gleichzeitig tragen. Ein passendes nominelles Dk/Df bedeutet noch nicht, dass Buildup-Dicke, Harzfluss und Kupferverteilung langfristig stabil reproduzierbar sind.
• Die Microvia-Strategie ist der zentrale Risikopunkt des HDI-Stackups. IPC hat eine Branchenwarnung zur Microvia-Zuverlässigkeit veröffentlicht. Gestapelte Microvias, Zielpad-Interfaces und Post-Reflow-Ausfallmechanismen können nicht durch "haben wir schon ähnlich gemacht" ersetzt werden.
• Ein wirklich belastbares Freigabekriterium ist nicht, dass ein Musterboard gefertigt werden kann, sondern dass Coupon, Impedanzprotokoll, Schliffbild und Zustand nach Montage konsistent bleiben.

Quick Answer
Der Kern des HDI-PCB-Stackup-Designs besteht nicht nur darin, mehr Lagen hinzuzufügen oder auf höherwertiges Material zu wechseln. Entscheidend ist, ob High-Density-Breakout, Microvia-Anzahl, Laminationsreihenfolge, Impedanzgeometrie und Montagefenster gemeinsam in einem stabilen Prozessfenster liegen. Bei Fine-Pitch-BGA-, platzkritischen und gemischt hochgeschwindigkeitsfähigen Projekten ist frühe Komplexitätskontrolle meist wirksamer als spätere Rettungsversuche.

Inhaltsverzeichnis

• Was sollte man in einem HDI-PCB-Stackup zuerst prüfen?
• Übersicht der wichtigsten Regeln und Parameter
• Wann ist HDI wirklich die richtige Wahl?
• Warum müssen Materialsystem und Laminationslogik gemeinsam festgelegt werden?
• Warum bestimmt die Microvia-Strategie die Obergrenze von Kosten und Zuverlässigkeit?
• Warum sollten Impedanz, Kupferbalance und Montagefenster gemeinsam eingefroren werden?
• Nächste Schritte mit HILPCB
• Häufig gestellte Fragen (FAQ)
• Öffentliche Referenzen
• Autoren- und Prüfhinweise

Was sollte man in einem HDI-PCB-Stackup zuerst prüfen?

Zuerst Einführungsgrund für HDI, Materialien und Laminierung, Microvia-Strategie, Impedanzgeometrie, Kupferbalance und Montagevalidierung.

Die Frage bedeutet nicht: "Wenn normaler Multilayer knapp wird, einfach noch ein paar Lagen hinzufügen." Sie bedeutet auch nicht: "Wenn der Hersteller Microvias fertigen kann, ist der Aufbau automatisch sinnvoll." IPC listet IPC-2226 separat als HDI-Designstandard, und die öffentliche Beschreibung zu IPC-6012F nennt complex interconnected via structures, Microvia-Zuverlässigkeit und Test-Coupons ausdrücklich als relevante Aktualisierungen. Das zeigt: HDI-Stackup ist zuerst eine Frage nachhaltiger Herstellbarkeit, nicht der CAD-Zeichnbarkeit.

Vor dem Stackup-Freeze sind meist diese Fragen am wichtigsten:

• Erfordert die aktuelle Breakout-Dichte wirklich Microvias und Buildup?
• Kann konventioneller Multilayer PCB Boarddicke, Lagenzahl und Routingrestriktionen nicht mehr gleichzeitig erfüllen?
• Trägt das Materialsystem sowohl Impedanzziele als auch sequentielle Laminierung und lokale Kupferverteilung?
• Bleiben Microvias, Via-in-Pad und lokale Lagenwechsel noch in einem verifizierbaren Fenster?
• Werden Montage-, Rework- und Ebenheitsanforderungen das Stackup später wieder kippen?

Bei Fine-Pitch-BGA-, High-I/O-Modul-, AI-Server-Subboard- oder platzkritischen Steuerboards sollte das Stackup-Fenster von HDI PCB früh zusammen mit dem realen Breakout geprüft werden.

Übersicht der wichtigsten Regeln und Parameter

Wann ist HDI wirklich die richtige Wahl?

Fazit: HDI ist dann sinnvoll, wenn konventioneller Multilayer Package-Breakout, Dickenlimit, Impedanzlagenplanung und lokale Lagenwechsel-Effizienz nicht mehr gleichzeitig erfüllen kann.

HDI schafft mit kürzeren Interlayer-Pfaden, höherer lokaler Interconnect-Dichte und flexibleren Buildup-Strukturen Routing-Lösungen für feine Packages und engen Raum. Der Preis sind engere Fenster bei Laminationsanzahl, Microvia-Zuverlässigkeit, Formstabilität und Montage. Die richtige erste Frage lautet daher nicht "kann man HDI einsetzen", sondern "gibt es ohne HDI noch eine akzeptable Lösung?"

Früh eingefroren werden sollte:

• Ob BGA-Breakout schon durch Standard-Bohrungen und normale Lagenpaare blockiert ist
• Ob Boarddicke und Impedanz außer Kontrolle geraten, wenn weiter konventionelle Lagen addiert werden
• Ob lokale dichte Bereiche kürzere Lagenwechsel und weniger Fläche brauchen
• Ob Vollflächen-HDI oder lokales HDI im dichten Bereich sinnvoller ist

Bei Platz- und Termin­druck lohnt sich oft, PCB Prototype früh einzubeziehen, um per Muster zu prüfen, welcher Aufbau dem realen Fertigungsfenster näher kommt.

Warum müssen Materialsystem und Laminationslogik gemeinsam festgelegt werden?

Fazit: Weil Material auf HDI-Boards nicht nur elektrischer Parameterträger ist, sondern die Grundlage für mehrfache Laminierung, Harzfüllung und Formstabilität bildet.

Viele HDI-Projekte laufen später nicht wegen schlechter Datenblätter aus dem Ruder, sondern weil Materialwahl, Buildup-Dicke und sequentielle Laminierung getrennt entschieden wurden. In HDI beeinflussen Kompatibilität zwischen Core und Buildup, Harzfluss in dichten Kupferzonen und lokale Dickenänderungen das Ergebnis oft früher als Dk/Df allein.

Nach IPCs öffentlichem Standardrahmen ist HDI eine eigenständige Designkategorie. Gleichzeitig nennt IPC-6012F Test-Coupons und komplexe Via-Strukturen als Kernthemen. Ein Stackup reicht also nicht, wenn es nur theoretisch pressbar ist. Es muss verifizierbar reproduzierbar sein.

Gemeinsam geprüft werden sollte:

• Ob Core- und Buildup-Material dieselbe Laminationslogik unterstützen
• Ob Ziel-Dielektrikdicke und Kupferdicke das Impedanzfenster langfristig halten
• Ob dichte Kupferzonen, Thermal-Bereiche und große Pads den Harzfluss aus dem Gleichgewicht bringen
• Ob Materiallot-Schwankungen Hochgeschwindigkeits- oder High-Density-Lagen spürbar verschieben

Wenn High-Density-Interconnect und High-Speed-Links zusammenkommen, sollten das Stackup-Fenster von High-Speed PCB und der Einfluss von PCB Surface Finish auf die Montage gemeinsam betrachtet werden.

Warum bestimmt die Microvia-Strategie die Obergrenze von Kosten und Zuverlässigkeit?

Fazit: Weil Microvias zugleich der Hauptnutzen von HDI und die Komponente mit dem größten Beweisbedarf für Zuverlässigkeit sind.

IPC veröffentlichte 2019 eine Branchenwarnung zur Microvia-Zuverlässigkeit in Hochleistungsprodukten und wies darauf hin, dass Fehler nach Reflow, im Umwelttest oder sogar im Feldeinsatz sichtbar werden können, obwohl sie bei Raumtemperatur zunächst latent bleiben. Für HDI bedeutet das: Entscheidungen zu stacked microvia, target pad, Kupferfüllung und sequentieller Laminierung dürfen nicht nur aus Gewohnheit getroffen werden.

Früh festgelegt werden sollte:

• Ob stacked oder staggered microvia besser geeignet ist
• Ob capture pad, Landgröße und Lagenpaar genügend Serienmarge haben
• Ob via-in-pad wirklich nötig ist und wie Füllung und Kappung definiert werden
• Ob lokale Routing-Dichte zu viele Laminationszyklen erzwingt

Wird das zu spät geklärt, lautet das typische Problem nicht "nicht herstellbar", sondern "herstellbar und montierbar, aber instabil nach Reflow oder zwischen Losen". Bei Projekten mit Via-in-Pad und Ebenheitsanforderungen sollte das Fenster von SMT Assembly direkt in die Stackup-Review geschrieben werden.

Warum sollten Impedanz, Kupferbalance und Montagefenster gemeinsam eingefroren werden?

Fazit: Weil die reale Endgeometrie eines HDI-Boards aus Ätzung, Galvanik, Laminierung und Montage gemeinsam entsteht und nicht aus dem nominalen CAD-Wert.

Ein häufiger Fehler im HDI-Design ist, Impedanz nur aus nominaler Leiterbahnbreite, Abstand und Dielektrikdicke zu berechnen und Kupferbalance, große Kupferfelder, Lötstopplack-Stege und Pad-Ebenheit später zu behandeln. Tatsächlich verändern diese Punkte Referenzflächen-Kontinuität, lokale Harzdicke, Warpage und Coplanarity und wirken damit direkt auf High-Speed- und High-Density-Bereiche zurück.

Gemeinsam eingefroren werden sollte:

• Die Fertiggeometrie kritischer Impedanzlagen und nicht nur die Nenngeometrie
• Ob lokale große Kupferbereiche und dichte Bereiche genügend symmetrisch sind
• Ob BGA-, Steckverbinder- und Schirmzonen lokale Dickenungleichgewichte erzeugen
• Ob Lötstopplack-Stege, Pad-Ebenheit und Rework-Bedingungen weiter eingehalten werden

Für schnelle nominale Vergleiche kann früh der Impedance Calculator genutzt werden. Die Freigabe muss aber auf Stackup, Toleranzen und Verifikationsdaten beruhen.

Nächste Schritte mit HILPCB

Wenn Sie an Fine-Pitch-BGA-Boards, AI-Server-Subboards, dichten Industrie-Steuerboards oder anderen Designs mit möglichem lokalem HDI arbeiten, sollte der nächste Schritt meist sein, "kann man es bauen?" in "lohnt es sich, genau dieses Stackup zu bauen?" zu verwandeln.

• Bei dichtem Breakout und Dickenlimit direkt mit einem erfahrenen HDI-PCB-Hersteller zusammenarbeiten, um Buildup-Struktur, Microvia-Strategie und die Regeln der sequenziellen Lamination abzustimmen.
• Wenn die Frage noch zwischen mehr Lagen und weiter optimiertem Standardaufbau steht, Multilayer PCB und HDI auf derselben Review-Tabelle vergleichen.
• Wenn Impedanz und Materialkonsistenz kritischer sind, das Stackup-Fenster von High-Speed PCB parallel prüfen.
• Wenn Stackup, Coupons und Montagegrenzen früh validiert werden sollen, Schlüsselprüfungen in PCB Prototype vorziehen.
• Wenn Stackup, Microvias, Montage und Validierungspfad eingefroren sind, alles in Quote / RFQ bündeln.

Häufig gestellte Fragen (FAQ)

Ist HDI immer besser als normaler Multilayer?

A: Nicht unbedingt. Nur wenn konventioneller Multilayer dichten Breakout, Boarddicke und Lagenwechsel-Effizienz nicht mehr gemeinsam schafft, bringt HDI klaren Nutzen.

Wo versteckt HDI-Stackup am ehesten Risiko?

A: Meist in Microvia-Strategie, sequentieller Laminierung, lokaler Kupfer-Unwucht und Montagefenster. Diese Punkte zeigen sich oft erst nach Reflow oder zwischen Losen.

Warum kann Materialauswahl nicht nur auf Dk/Df basieren?

A: Weil das fertige HDI-Board auch von Harzfluss, Laminierung, Toleranzen und lokaler Kupferverteilung geprägt wird. Gute elektrische Kennwerte allein garantieren kein stabiles, reproduzierbares Stackup.

Wann sollte Via-in-Pad festgelegt werden?

A: In derselben Review-Runde wie Stackup und Montage, weil es Microvia-Struktur, Füllung, Pad-Ebenheit und SMT-Risiko gleichzeitig beeinflusst.

Was sollte vor der Fertigung am dringendsten eingefroren werden?

A: HDI-Einführungsgrund, Material- und Laminationssystem, Microvia-Strategie, Impedanzgeometrie, Montagegrenzen und Verifikationsmethoden.

Wie sollte die Kupferdicke in einem HDI-Lagenaufbau spezifiziert werden?

Geben Sie das Kupfergewicht je Lage zusammen mit den Anforderungen an Impedanz, Strom, Vias und Verpressung an. Signal- und Versorgungslagen können unterschiedliche Kupferstärken haben, sofern der freigegebene Aufbau das zulässt; lassen Sie sich Folien- und Galvanikoptionen, Toleranzen und etwaige Geometrieänderungen vom Leiterplattenhersteller bestätigen, bevor Sie den Lagenaufbau freigeben.

Öffentliche Referenzen

1. IPC Board Design Standards
   Stützt die Aussage, dass IPC IPC-2226 als eigenen Designstandard für HDI-Boards listet.

2. IPC Design Standards
   Stützt die Aussage, dass IPC HDI im öffentlichen Designrahmen als eigenständige Kategorie behandelt.

3. IPC Releases IPC-6012F, Qualification and Performance Specification for Rigid Printed Boards
   Stützt die Aussage, dass IPC-6012F Anforderungen zu komplexen Via-Strukturen, Microvia-Zuverlässigkeit und Test-Coupons erweitert.

4. IPC Issues Electronics Industry Warning on Printed Board Microvia Reliability for High Performance Products
   Stützt die Aussage, dass Microvia-Ausfälle bei Hochleistungsprodukten erst nach Reflow oder späteren Belastungen sichtbar werden können.

Autoren- und Prüfhinweise

• Autor: HILPCB HDI- und Stackup-Content-Team
• Technische Prüfung: PCB-Prozess-, DFM- und Montage-Engineering-Team
• Letzte Aktualisierung: 2026-05-19