Ein Low-Loss-Laminat ist ein Leiterplatten-Basismaterial, dessen dielektrische Verluste und verarbeitungsbedingte Eigenschaften für das Verlustbudget eines schnellen oder hochfrequenten Kanals geeignet sind. Ob ein Material tatsächlich „low loss“ genug ist, entscheidet nicht ein einzelner Df-Wert, eine Datenrate oder ein Markenname. Maßgeblich sind Kanalreichweite, Modulation, Nyquist-Frequenz, erlaubte Einfügedämpfung, Kupferrauheit, Via- und Steckverbinderverluste, Equalization, Temperatur, Stack-up und das reale Prozessfenster des Leiterplattenherstellers.
Bei 112 Gbit/s PAM4 werden zwei Bits pro Symbol übertragen; die Symbolrate liegt typischerweise bei rund 56 GBd und die Nyquist-Frequenz bei rund 28 GHz. Das benötigte Modell- und Messband reicht dennoch über die Nyquist-Frequenz hinaus. Bei NRZ, PCI Express, Ethernet, DDR oder HF-Anwendungen gelten andere Kanaldefinitionen. Materialauswahl beginnt deshalb mit der exakten Schnittstellenspezifikation, nicht mit einer pauschalen Tabelle „Material X bis Datenrate Y“.
Das Wichtigste in Kürze
- Dk und Df hängen von Frequenz, Harzgehalt, Glasgewebe, Temperatur, Feuchte und Messverfahren ab. Werte aus unterschiedlichen Datenblättern sind nicht automatisch vergleichbar.
- Für Impedanz und Laufzeit wird ein mit dem Fertigungsaufbau korrelierter Design-Dk benötigt; ein nomineller Datenblattwert reicht nicht immer aus.
- Die gesamte Einfügedämpfung enthält dielektrische Verluste, Leiterverluste, Kupferrauheit, Reflexionen, Vias, Launches und Steckverbinder.
- Standard-FR-4 ist keine einheitliche elektrische Materialklasse. Ob es ausreicht, hängt vom vollständigen Kanal und nicht von einer festen Gbit/s-Grenze ab.
- Low-Loss, Very-Low-Loss und Ultra-Low-Loss sind keine universell normierten Df-Klassen. Vergleichen Sie konkrete Materialtypen mit identischer Testmethode und Frequenz.
- Ein hoher Tg-Wert garantiert keine Via-Zuverlässigkeit. Z-Achsen-CTE, Td, T260/T288, Feuchte, Verpressung, Bohrung, Metallisierung und Reflow-Zyklen wirken zusammen.
- Microstrip kann weniger dielektrischen Verlust, aber mehr Abstrahlung und Umwelteinfluss besitzen; Stripline bietet bessere Abschirmung, durchläuft jedoch mehr Dielektrikum.
- Backdrilling wird aus Stublänge, Resonanz und Kanalbudget abgeleitet, nicht pauschal ab 10 Gbit/s.
- Glasgewebe kann Skew und lokale Impedanzänderungen verursachen. Spread Glass, Routingwinkel und Paargeometrie sind mögliche Gegenmaßnahmen.
- Ein belastbarer RFQ-Stack-up nennt exakte Materialien, Glasstile, Harzgehalt, Kupferfolie, fertige Dielektrikumsdicken, Impedanzen, Coupons, Toleranzen und Änderungsregeln.
Inhalt dieses Leitfadens
- Was ist ein Low-Loss-Laminat?
- Wann reicht Standard-FR-4 nicht mehr aus?
- Wie werden 56G, 112G und 224G richtig eingeordnet?
- Was bedeuten Dk, Design-Dk und Df?
- Welche Verluste enthält ein High-Speed-PCB-Kanal?
- Wie werden Low-Loss-PCB-Materialien verglichen?
- Wie wird ein High-Speed-PCB-Stack-up entwickelt?
- Microstrip oder Stripline: Was ist besser?
- Wie werden Signal-, Power- und Ground-Lagen angeordnet?
- Wie beeinflussen Kupferrauheit und Oberflächenfinish den Verlust?
- Was ist der Glasgewebeeffekt?
- Wann werden Backdrilling, Blind Vias oder Via-in-Pad benötigt?
- Wann ist ein hybrider Lagenaufbau sinnvoll?
- Welche thermischen und mechanischen Werte bestimmen Zuverlässigkeit?
- Wie wird der Stack-up fertigungsgerecht freigegeben?
- Welche Coupons und Messungen werden benötigt?
- Welche Fehlerbilder treten bei Low-Loss-PCBs auf?
- Was bestimmt Kosten und Lieferzeit?
- Welche Angaben gehören in eine Material- und Stack-up-RFQ?
- Welche Leistungen kann HILPCB anbieten?
- Welche Normen und Quellen sind relevant?
- FAQ
Was ist ein Low-Loss-Laminat für High-Speed-PCBs?
Ein Leiterplattenlaminat besteht typischerweise aus Harzsystem, Verstärkung und Kupferfolie. Cores sind bereits kupferkaschierte, ausgehärtete Laminate; Prepregs verbinden Lagen während der Verpressung und bestimmen nach dem Harzfluss einen Teil der fertigen Dielektrikumsdicke. Das elektrische Verhalten entsteht aus der konkreten Kombination von Materialtyp, Glasstil, Harzgehalt, Kupferprofil und Prozess.
„Low Loss“ beschreibt eine relative Produkteigenschaft. Materialhersteller wie Panasonic Industry, Isola, Rogers, ITEQ, TUC und Shengyi bieten verschiedene verlustarme Familien an. Deren Dk-, Df-, thermische und Verarbeitungseigenschaften müssen aus der aktuellen Materialrevision und dem passenden Datenblatt übernommen werden.
Für welche Anwendungen werden verlustarme Laminate eingesetzt?
- lange PCIe-, Ethernet- oder proprietäre SerDes-Kanäle;
- 56G-, 112G- und 224G-PAM4-Verbindungen;
- Switches, Router, Server, AI-Beschleuniger und Backplanes;
- optische Module und Testhardware;
- schnelle Speicher- oder Mezzanine-Verbindungen;
- Mikrowellen-, Antennen- und Automotive-Radar-Anwendungen;
- verlustkritische Mess- und Kommunikationssysteme.
Eine High-Speed-Leiterplatte benötigt nicht automatisch das teuerste Laminat. Das richtige Material erfüllt das spezifizierte Kanalbudget mit Fertigungsreserve und verfügbarer Lieferkette.
Wann reicht Standard-FR-4 für High-Speed-PCBs nicht mehr aus?
FR-4 beschreibt eine flammhemmende Materialfamilie und keine feste Dk-, Df- oder Verlustklasse. Zwei als FR-4 angebotene Materialien können sich bei Verlust, Glasübergang, Z-Achsen-Ausdehnung, Feuchte und Verarbeitbarkeit deutlich unterscheiden.
Ein Wechsel auf verlustärmeres Material wird sinnvoll, wenn die simulierte oder gemessene Kanaldämpfung einschließlich Prozessstreuung die erlaubte Grenze erreicht. Das kann bei einem langen 25-Gbit/s-NRZ-Kanal früher eintreten als bei einem kurzen 56-GBd-PAM4-Kanal mit starkem Equalizer – oder umgekehrt, wenn Vias, Steckverbinder und Crosstalk das Budget dominieren.
Welche Warnzeichen zeigen, dass das Materialbudget zu knapp ist?
- Einfügedämpfung liegt im Worst Case nahe der Schnittstellengrenze;
- Receiver-Equalization arbeitet nur noch am Einstellungsrand;
- Material-, Temperatur- oder Fertigungsecken schließen das simulierte Auge;
- gemessene S-Parameter weichen systematisch vom Modell ab;
- Kupferrauheit oder längere Routingwege verbrauchen die verbleibende Reserve;
- Via- und Steckverbinderverluste lassen sich nicht ausreichend reduzieren;
- mehrere Materiallose erzeugen unvertretbare Laufzeit- oder Verluststreuung.
56G, 112G und 224G: Datenrate, Symbolrate und Nyquist-Frequenz
Materialentscheidungen werden häufig mit der Bitrate begründet. Für den Kanal ist jedoch die Signalisierung entscheidend.
| Bezeichnung | Typische Signalisierung | Näherungsweise Symbolrate | Nyquist-Frequenz | Hinweis |
|---|---|---|---|---|
| 56 Gbit/s NRZ | 1 Bit pro Symbol | 56 GBd | 28 GHz | andere Kanalgrenzen als 56G PAM4 |
| 56 Gbit/s PAM4 | 2 Bit pro Symbol | 28 GBd | 14 GHz | vier Pegel reduzieren Augenhöhe und erhöhen Anforderungen an Rauschen und Linearität |
| 112 Gbit/s PAM4 | 2 Bit pro Symbol | 56 GBd | 28 GHz | verbreitete 112G-Lane-Klasse in Ethernet-/OIF-Kontexten |
| 224 Gbit/s PAM4 | 2 Bit pro Symbol | 112 GBd | 56 GHz | benötigt deutlich breiteres Modell- und Messband sowie strengere Verlustkontrolle |
Diese Werte sind Grundlagen, keine vollständige Spezifikation. Protokoll, Encoding, FEC, Sender- und Empfängermodell, Referenzempfänger und definierte Compliance-Metriken kommen hinzu. PCI Express, IEEE 802.3, OIF CEI und JEDEC verwenden eigene Kanalmodelle und Grenzwerte.
Wie weit muss über die Nyquist-Frequenz hinaus simuliert werden?
Das bestimmt die jeweilige Spezifikation und die Genauigkeit, mit der Flanken, Diskontinuitäten und Entzerrung modelliert werden sollen. S-Parameter müssen ein ausreichendes Band, eine geeignete Frequenzauflösung, Kausalität und Passivität besitzen. Ein Materialwert bei genau 10 GHz reicht nicht automatisch für einen 112G- oder 224G-Kanal.
Dk, Design-Dk und Df verständlich erklärt
Was ist Dk?
Die relative Permittivität Dk beeinflusst Feldverteilung, Impedanz und Ausbreitungsgeschwindigkeit. Bei Microstrip liegt ein Teil des Feldes in Luft beziehungsweise Lötstoppmaske, weshalb eine effektive Permittivität wirkt. Bei Stripline liegt das Feld überwiegend im Dielektrikum.
Die Aussage „Dk sinkt immer mit steigender Frequenz“ ist zu pauschal. Der angegebene Wert hängt von Materialdispersion, Anisotropie, Testmethode, Probengeometrie und Frequenz ab. Datenblattwerte müssen zusammen mit Methode und Testbedingung gelesen werden.
Was ist Design-Dk?
Design-Dk ist ein für Impedanz- oder Phasenberechnungen geeigneter Wert, der mit einer definierten Struktur und einem Fertigungsprozess korreliert wurde. Er kann vom nominellen Spezifikations-Dk abweichen. Für ein belastbares Feldsolver-Modell sollten Materialhersteller, PCB-Fertiger und Designer denselben Wert, dieselbe Frequenzabhängigkeit und dieselbe Stack-up-Geometrie verwenden.
Was ist Df?
Der Dissipationsfaktor Df beziehungsweise Verlusttangens beschreibt den dielektrischen Verlust unter einer definierten Messbedingung. Ein kleinerer Df kann die Kanaldämpfung reduzieren, ist aber nur ein Teil des Gesamtverlusts. Werte aus Clamped Stripline, Split-Post Dielectric Resonator, Bereskin- oder anderen Methoden können unterschiedlich ausfallen und dürfen nicht ohne Kontext sortiert werden.
Welche Verluste enthält ein High-Speed-PCB-Kanal?
Die Einfügedämpfung eines realen Kanals besteht nicht nur aus Frequenz × Dk × Df. Eine vollständige Betrachtung umfasst:
- dielektrischen Verlust des Materials;
- Leiterverlust durch Skin-Effekt und Kupferleitfähigkeit;
- Zusatzverlust durch Kupferrauheit und Oberflächenbehandlung;
- Reflexionen an Impedanzdiskontinuitäten;
- Via-, Backdrill-, Launch- und Padverluste;
- Steckverbinder, Kabel, Packages und Mezzanine-Übergänge;
- Modenwandlung durch Asymmetrie im differentiellen Pfad;
- Crosstalk und gleichzeitige Aggressoren;
- Temperatur-, Feuchte- und Fertigungsstreuung.
Wie wird das Materialbudget aus dem Gesamtsystem abgeleitet?
Zuerst wird das zulässige Kanalbudget aus Protokoll und SerDes-Daten festgelegt. Danach werden Package, Steckverbinder, Kabel, Vias und Routinglänge modelliert. Der verbleibende Anteil bestimmt, welche Laminat- und Kupferoptionen ausreichend sind. Ziel ist nicht die kleinste mögliche Dämpfung, sondern eine robuste Marge zu vertretbaren Kosten.
Low-Loss-PCB-Materialien richtig vergleichen
Eine universelle Df-Rangliste ist verführerisch, aber oft irreführend. Verwenden Sie eine projektbezogene Auswahlmatrix.
| Auswahlkriterium | Zu prüfende Angabe | Warum es wichtig ist |
|---|---|---|
| elektrische Verluste | Df mit Frequenz, Methode und Richtung | bestimmt den dielektrischen Anteil und die Vergleichbarkeit |
| Impedanz und Laufzeit | Design-Dk, Dispersion und Anisotropie | beeinflusst Geometrie, Phase und Skew |
| Kupfer | Folientyp, Rauheit und Haftbehandlung | kann den Leiterverlust stark verändern |
| Aufbau | verfügbare Cores, Prepregs, Glasstile und Harzgehalte | bestimmt fertige Dicke, Impedanz und Verpressbarkeit |
| thermische Robustheit | Tg, Td, T260/T288 und Z-Achsen-CTE | beeinflusst Reflow- und Via-Risiko, aber nur gemeinsam |
| Zuverlässigkeit | CAF, Feuchte, Delamination und IST-/Thermal-Cycle-Daten | muss zum Einsatzprofil passen |
| Fertigbarkeit | Bohren, Desmear, Kupferhaftung und Hybridkompatibilität | beeinflusst Yield und qualifizierte Standorte |
| Lieferkette | Region, MOQ, Dickenauswahl, Lead Time und PCN | entscheidet über Serienfähigkeit und Second Source |
| Kosten | Panelpreis, Ausbeute, Sonderprozess und Test | Materialpreis allein bildet die Gesamtkosten nicht ab |
Soll ein konkreter Markenname vorgeschrieben werden?
Wenn Simulation, Qualifikation oder Zulassung an einen Materialtyp gebunden sind, sollte die exakte Herstellerbezeichnung vorgeschrieben werden. Eine Alternativliste benötigt nachgewiesene elektrische, thermische und verarbeitungstechnische Gleichwertigkeit sowie eine Requalifikationsregel. „Oder gleichwertig“ ohne messbare Kriterien ist bei verlustkritischen Kanälen riskant.
High-Speed-PCB-Stack-up Schritt für Schritt entwickeln
1. Schnittstellen und Kanalbudgets festlegen
Protokoll, Daten- oder Symbolrate, Kanallänge, Zielimpedanz, Verlust-, Crosstalk- und Skew-Grenzen sowie SerDes-Equalization bilden die elektrische Basis.
2. Mechanik und Fertigung klären
Gesamtdicke, Stecker, Einpresstechnik, BGA-Pitch, Bohrdurchmesser, Aspect Ratio, HDI-Sequenz, Panel und verfügbare Materialdicken begrenzen den Aufbau.
3. Lagenfunktionen und Referenzen zuordnen
Jede kritische Signallage benötigt einen definierten Rückstrompfad. Lagenwechsel, Referenzwechsel und Stitching-Vias oder -Kondensatoren werden geplant, bevor das Routing beginnt.
4. Material und Kupferprofil auswählen
Design-Dk, Df, Kupferrauheit, Glasstil, Harzgehalt und fertige Dicke werden im Feldsolver und Kanalmodell verwendet. Das Modell muss zur realen Fertigung passen.
5. Via- und Launch-Strategie festlegen
Through Vias, Blind Vias, Microvias, Via-in-Pad und Backdrilling werden aus Fan-out, Stub, Zuverlässigkeit, Kosten und Testbarkeit ausgewählt.
6. Fertigungs- und Messdaten freigeben
Der finale Stack-up enthält Materialartikel, Cores, Prepregs, Glasstile, Kupfer, fertige Dielektrikumsdicken, Toleranzen, Impedanzgeometrien, Coupons und Änderungsregeln.
Microstrip oder Stripline für High-Speed-Signale?
| Struktur | Vorteil | Nachteil | Typische Entscheidung |
|---|---|---|---|
| Microstrip | leichter zugänglich, oft geringerer dielektrischer Feldanteil, einfachere Probe-Anbindung | stärkerer Einfluss von Lötstoppmaske und Umgebung, höhere Abstrahlung, empfindlicher gegen äußere Kopplung | kurze Launches, Messzugang oder verlustkritische Außenlagen mit kontrollierter Umgebung |
| Embedded Microstrip | besser geschützt als Außenlagen-Microstrip | komplexere Geometrie und Materialabhängigkeit | projektspezifische Balance aus Verlust und Abschirmung |
| Stripline | gute Abschirmung und kontrollierte Referenzen | höherer dielektrischer Feldanteil, meist mehr Verlust und schwierigerer Messzugang | lange, dichte Kanäle mit strenger Crosstalk- und EMV-Kontrolle |
„Alle schnellen Signale auf Innenlagen“ ist keine universelle Regel. Der Kanalvergleich muss Verlust, Crosstalk, Via-Anzahl, Referenzkontinuität, Lötstoppmaske, Routingdichte und Messbarkeit berücksichtigen.
Signal-, Power- und Ground-Lagen im Stack-up anordnen
Eine feste 4-, 6- oder 8-Lagen-Vorlage kann ein Ausgangspunkt sein, aber nicht die Freigabe ersetzen. Dieselbe Lagenzahl kann je nach Kupferdicke, Dielektrikumsabstand, BGA-Fan-out und Power-Domänen völlig unterschiedlich funktionieren.
Welche Regeln sind belastbar?
- kritische Signale erhalten eine kontinuierliche, nahe Referenzfläche;
- differentielle Paare bleiben geometrisch symmetrisch und wechseln Referenzen kontrolliert;
- Lagenwechsel besitzen nahe Rückstrom-Vias, wenn die Referenz von Ground zu Ground wechselt;
- Wechsel zwischen Ground- und Power-Referenz benötigt eine analysierte Hochfrequenzverbindung;
- Plane-Splits dürfen den Rückstrompfad nicht unterbrechen;
- Power- und Ground-Flächen werden nur dann eng gekoppelt, wenn dies in Dicke und PDN-Modell tatsächlich wirksam ist;
- Kupfer- und Materialverteilung werden für Verzug und Verpressung ausreichend balanciert;
- Hochstromlagen und feine Signallagen können unterschiedliche Kupferanforderungen besitzen.
Eine Multilayer-Leiterplatte lässt sich mit mehreren Referenz- und Versorgungslagen auslegen. Die notwendige Lagenzahl folgt Routing, Rückstrom, PDN, Mechanik und Fertigungsgrenzen – nicht einer Protokollbezeichnung allein.
Reicht die Kapazität zwischen Power- und Ground-Plane für die Entkopplung?
Eng gekoppelte Flächen können die hochfrequente PDN-Impedanz unterstützen, ersetzen aber nicht automatisch lokale Kondensatoren, Package-Kapazität und ein vollständiges PDN-Modell. Wirksamkeit hängt von Fläche, Abstand, Dk, Resonanzen, Via-Induktivität und Zielimpedanz ab.
Kupferrauheit und Oberflächenfinish bei Low-Loss-PCBs
Bei hohen Frequenzen konzentriert sich der Strom nahe der Leiteroberfläche. Raues Kupfer verlängert den effektiven Stromweg und kann den Leiterverlust erhöhen. Sehr glattes Kupfer verbessert die elektrische Performance, muss aber ausreichend Haftung zum Harzsystem bieten.
Welche Kupferdaten gehören ins Modell?
- Folientyp wie Standard-, Reverse-Treated- oder Very-Low-Profile-Kupfer;
- vom Hersteller bereitgestellte Rauheitsparameter und Messmethode;
- Harzseitige und außenliegende Oberflächenbehandlung;
- Modell wie Huray oder Hammerstad und verwendete Parameter;
- Kupferdicke nach Ätzen und galvanischem Aufbau;
- mögliche Prozessalternative und Requalifikationsregel.
Welches Oberflächenfinish ist für High-Speed geeignet?
OSP, ENIG, ENEPIG, Immersion Silver oder andere Finishes besitzen unterschiedliche Lötbarkeits-, Lager-, Kontakt- und HF-Eigenschaften. Nickelhaltige Finishes können auf exponierten Hochfrequenzleitern zusätzlichen Verlust verursachen; der Einfluss hängt von Feldverteilung und Geometrie ab. Die Auswahl folgt deshalb sowohl Bestückung und Kontaktanforderung als auch einem HF-Modell oder einer Couponkorrelation.
Glasgewebeeffekt und Skew bei differentiellen Paaren
Glasfaser und Harz besitzen unterschiedliche Permittivitäten. Verläuft eine Leiterbahn überwiegend über Glasbündeln und die andere über harzreiche Bereiche, können unterschiedliche Laufzeiten entstehen. Das Risiko hängt von Glasstil, Paarabstand, Routingwinkel, Strecke, Dk-Kontrast und Fertigungslage ab – nicht von einer festen Datenratengrenze.
Welche Gegenmaßnahmen sind möglich?
- Spread-Glass- oder flachere Gewebestile;
- Routing mit geeignetem Winkel zum Gewebe;
- ausreichend breites Paar relativ zum lokalen Gewebemuster;
- geprüfte Material- und Glasstilvorgabe;
- statistische oder feldbasierte Skew-Analyse;
- Coupon oder Laufzeitmessung, wenn das Budget dies erfordert.
Ein pauschales „Zigzag-Routing“ kann zusätzliche Länge und Kopplung erzeugen. Die Maßnahme muss in das Paar- und Crosstalk-Modell passen.
Via-Stubs, Backdrilling, Blind Vias und Via-in-Pad
Ein ungenutzter Through-Via-Abschnitt wirkt als Stub und kann Reflexionen oder Resonanzen erzeugen. Sein Einfluss hängt von elektrischer Länge, Frequenzspektrum, Via- und Antipad-Geometrie, Rückstrompfad und Kanalbudget ab.
Wann ist Backdrilling sinnvoll?
Backdrilling ist sinnvoll, wenn Simulation oder Messung zeigt, dass der verbleibende Stub die zulässige Reflexions- oder Verlustmarge überschreitet. Bestellt werden Bohrseite, Start- und Endlage, Ziel-Reststub, Toleranz, Kupfer-Keep-out, Prüf- und Dokumentationsmethode.
Es gibt keine universelle Regel „ab 10 Gbit/s“. Ein kurzer Stub kann bei höherer Datenrate akzeptabel sein; ein langer Stub kann bei niedrigerer Datenrate bereits eine störende Resonanz besitzen.
Wann sind Blind Vias oder Via-in-Pad besser?
Blind Vias und Microvias können Stubs vermeiden und BGA-Fan-out verkürzen. Sie erhöhen jedoch Prozesskomplexität und benötigen eine qualifizierte HDI-Sequenz. Via-in-Pad erfordert je nach Lötfläche Füllung, Planarisierung und Abdeckung. Die HDI-Leiterplatte ist dann sinnvoll, wenn elektrische und Routingvorteile die Zuverlässigkeits- und Kostenfolgen rechtfertigen.
Hybrider Lagenaufbau mit Low-Loss-Material und FR-4
Ein hybrider Aufbau kombiniert unterschiedliche Materialsysteme, beispielsweise verlustarme Signallagen mit einem geeigneten FR-4-System für Power- und Steuerlagen. Dadurch kann das teure Material gezielt eingesetzt werden.
Welche Risiken müssen vor der Freigabe geschlossen sein?
- unterschiedliche Z-Achsen-Ausdehnung und thermische Bewegung;
- Haftung und Harzfluss zwischen Materialsystemen;
- kompatible Verpresszyklen und Aushärtung;
- fertige Dicke und Impedanz nach Verpressung;
- Bohren, Desmear und Metallisierung durch unterschiedliche Harze;
- Kupferhaftung und Delaminationsrisiko;
- Verzug durch asymmetrische Material- und Kupferverteilung;
- verfügbare Core- und Prepreg-Kombinationen am Fertigungsstandort.
RF-/Mikrowellenmaterial, Metallkern und Starrflex sind keine austauschbaren „Materialklassen“ für denselben Zweck. Eine Hochfrequenz-Leiterplatte, Metallkern-PCB oder Starrflex-Leiterplatte besitzt jeweils eine andere Architektur und muss aus der Anwendung abgeleitet werden.
Tg, Td, CTE und thermische Zuverlässigkeit des Stack-ups
Warum ist Tg allein kein Zuverlässigkeitsnachweis?
Tg kennzeichnet den Glasübergangsbereich des Harzsystems. Oberhalb dieses Bereichs kann sich die Z-Achsen-Ausdehnung deutlich verändern. Via-Zuverlässigkeit hängt jedoch zusätzlich von Z-CTE, Td, T260/T288, Feuchte, Leiterplattendicke, Bohrqualität, Kupfermetallisierung, Via-Geometrie und Anzahl der Reflow- oder Einsatzzyklen ab.
Welche Werte gehören in die Materialprüfung?
| Eigenschaft | Relevanz |
|---|---|
| Tg mit Messmethode | Übergangsverhalten des Harzes; DSC, DMA und TMA können unterschiedliche Werte liefern |
| Td | thermische Zersetzung unter definierter Methode |
| T260/T288 | Zeit bis Delamination unter definierter Temperaturbelastung |
| Z-Achsen-CTE | mechanische Belastung von PTH und Vias bei Temperaturänderung |
| Feuchteaufnahme | Reflow-, CAF- und elektrische Risiken |
| CAF-Beständigkeit | Isolationszuverlässigkeit bei Feuchte und Bias |
| Peel Strength | Kupferhaftung nach Material- und Prozesskombination |
| Flammklasse und CTI | Sicherheitsanforderung je Anwendung, nicht Kennzahl für High-Speed-Verlust |
CTI betrifft die Beständigkeit gegen Kriechwegbildung auf der Materialoberfläche. Es wird aus Sicherheits- und Isolationsanforderungen abgeleitet und ist kein Auswahlparameter für ein 112G-Kanalbudget.
Stack-up-DFM und Freigabe mit dem PCB-Hersteller
Ein Stack-up darf nicht nur Lagenfunktionen zeigen. Für die Fertigung benötigt er eindeutige Materialien und fertige Maße.
Was gehört in eine freigabefähige Stack-up-Tabelle?
- Lage, Funktion und Kupferart;
- Basiskupfer und erwartetes Endkupfer;
- exakte Core- und Prepreg-Bezeichnung;
- Glasstil und Harzgehalt beziehungsweise Resin Content;
- nominale und fertige Dielektrikumsdicke mit Toleranz;
- Gesamtdicke und Toleranz;
- Design-Dk/Df und Modellfrequenz;
- Single-Ended- und differenzielle Impedanz je Lage;
- Zielgeometrie für Leiterbreite und Abstand;
- Oberfläche, Lötstoppmaske und besondere Kupferbehandlung;
- Via-, Backdrill-, Füll- und Laminationssequenz;
- Coupon- und Messanforderungen;
- freigegebene Alternativen und PCN-Regel.
Wer darf Leiterbreite oder Material im CAM ändern?
Der Hersteller kann Ätzkompensation und fertigungsgerechte Vorschläge liefern. Änderungen an Zielgeometrie, Material, Dielektrikumsdicke oder Impedanzmodell müssen jedoch nach vereinbartem Freigabeprozess erfolgen. Ein stiller Materialtausch kann Loss-, Skew- und Compliance-Nachweise ungültig machen.
Impedanzcoupons, TDR, VNA und S-Parameter
| Messung | Geeignet für | Wichtige Grenze |
|---|---|---|
| TDR-Impedanzcoupon | lokale Impedanz und Prozesskontrolle | bestätigt nicht allein die breitbandige Einfügedämpfung |
| VNA-S-Parameter | Einfüge- und Rückflussdämpfung, Crosstalk und Modenwandlung | benötigt Kalibrierung, Fixtures und De-Embedding |
| Resonator- oder Materialcoupon | Dk/Df-Korrelation unter definierter Methode | Ergebnis ist methoden- und geometrieabhängig |
| Schliff | fertige Dicke, Kupfer, Via- und Registrierung | lokal und destruktiv; Stichprobe muss definiert sein |
| Augen- oder BER-Test | End-to-End-Signalverhalten mit Sender und Empfänger | trennt Materialursachen ohne Kanaldiagnose nur begrenzt |
Muss jedes Produktionslos einen Couponbericht erhalten?
Nur wenn die Bestellung dies fordert. Definieren Sie Coupon je Panel oder Los, Stichprobe, Messfrequenz, Ziel, Toleranz, Reporting und Reaktion bei Abweichung. Für sehr kritische Kanäle kann eine Kombination aus Impedanz-, Loss- und Schliffdaten erforderlich sein.
Häufige Fehler bei Low-Loss-Laminat und PCB-Stack-up
| Symptom | Mögliche Ursache | Nächster Nachweis |
|---|---|---|
| gemessener Verlust höher als simuliert | falscher Df, Kupferrauheit, Finish, Länge oder De-Embedding | VNA-Coupon mit Material-, Kupfer- und Geometriedaten korrelieren |
| Impedanzcoupon besteht, Link fällt aus | Via, Steckverbinder, Package, Crosstalk oder PDN außerhalb des Coupons | vollständige Kanal-S-Parameter und Augen-/BER-Korrelation |
| Lane-zu-Lane-Skew streut | Glasgewebe, Längentoleranz, Package oder Steckverbinder | Laufzeitmessung und Vergleich von Glasstil und Routinglage |
| Backdrill verbessert den Kanal nicht | falsche Stub-Ursache, zu großer Reststub oder anderer dominanter Verlust | TDR/VNA vor und nach Übergang sowie Bohrtiefennachweis |
| Via-Risse nach Reflow | Z-CTE, Feuchte, Bohrung, Metallisierung oder zu viele Wärmezyklen | Schliff, Materialdaten und Reflow-/Thermal-Cycle-Historie |
| Board verzieht sich | asymmetrischer Aufbau, Kupferbalance, Harzfluss oder Panel-Support | Warpage-Messung und Stack-up-/Panelanalyse |
| Materialalternative verschiebt SI | abweichender Design-Dk/Df, Glasstil oder Kupferfolie | Vergleichscoupon und Re-Simulation über Fertigungsecken |
| Yield sinkt bei feinen Strukturen | ungeeignete Kupferdicke, Harzfüllung, Ätz- oder Laminationsfenster | DFM, Prozessfähigkeitsdaten und Panelanalyse |
Kosten und Lieferzeit von Low-Loss-PCBs
Welche Faktoren bestimmen die Gesamtkosten?
- Materialpreis, MOQ, Panelgröße und verfügbare Dicken;
- Low-Profile-Kupfer und besondere Oberflächenbehandlung;
- Lagenzahl, Hybridverpressung und sequenzielle Lamination;
- HDI, Via-in-Pad, Backdrilling und enge Toleranzen;
- Materialausnutzung und Panel-Yield;
- Impedanz-, Loss-, Resonator- und Schliffcoupons;
- NPI-Schleifen, S-Parameterberichte und kundenspezifische Dokumentation;
- alternative Materialqualifikation und Sicherheitsbestand.
Das günstigste Material kann durch schlechte Ausbeute, zusätzliche Lagen oder zu breite Leiterbahnen teurer werden. Umgekehrt ist ein Ultra-Low-Loss-Material unnötig, wenn Stecker oder Vias das Budget dominieren und ein Mid-Loss-Aufbau genügend Reserve bietet.
Was verlängert die Lieferzeit?
Sonderdicken, seltene Glasstile, regionale Materialverfügbarkeit, neue Hybridverpressung, Couponentwicklung und Kundenfreigabe sind häufige Terminrisiken. Klären Sie Materialstatus und Second Source vor dem Layout-Freeze.
RFQ-Checkliste für Low-Loss-Laminat und PCB-Stack-up
Schnittstellen: Protokoll, Version, Daten- oder Symbolrate, NRZ/PAM4, Lane-Anzahl, Topologie, Kanallänge, Steckverbinder, Kabel und Retimer.
Kanalbudgets: Zielimpedanz, zulässige Einfüge- und Rückflussdämpfung, Crosstalk, Skew, Via-Stubs, Referenzebene und erforderliche Marge.
Material: Hersteller und Materialtyp, Core/Prepreg, Glasstil, Harzgehalt, Design-Dk/Df mit Frequenz und Methode, Kupferfolie, zugelassene Alternativen und PCN-Regel.
Stack-up: Lagenfunktion, fertige Dielektrikumsdicken, Basis- und Endkupfer, Gesamtdicke, Toleranzen, Impedanzgeometrie, Masken- und Finish-Anforderung.
Vias und Mechanik: Bohrung, Aspect Ratio, Blind/Buried/Microvia, Via-in-Pad-Füllung, Backdrill-Seite, Ziel-Reststub, Boardkontur, Steck- und Einpressanforderungen.
Simulation: Feldsolver- und Kanalmodelle, Kupferrauheitsmodell, Materialdispersion, S-Parameterformat, Frequenzbereich, Fertigungsecken und Pass/Fail-Metrik.
Prüfung: TDR-, VNA-, Resonator- oder Schliffcoupon, Fixture, Kalibrierung, De-Embedding, Stichprobe, Toleranz, Datenformat und Abweichungsreaktion.
Qualität und Logistik: IPC-Klasse, UL/CTI falls erforderlich, CAF-/Thermal-Anforderung, Lot-Traceability, Mengen, Panel, Verpackung, Materialbevorratung und Lieferplan.
Wie unterstützt HILPCB die Auswahl von Low-Loss-Laminat und Stack-up?
HILPCB kann auf Basis des vollständigen Datensatzes Materialverfügbarkeit, Core-/Prepreg-Kombinationen, Glasstile, Kupferfolie, fertige Dielektrikumsdicken, Impedanzgeometrie, Via-Struktur, Backdrilling und Couponanforderungen prüfen. Die Fertigung von High-Speed-Leiterplatten, Hochfrequenz-Leiterplatten, Multilayer-Leiterplatten und HDI-Leiterplatten wird projektspezifisch bewertet.
Die genaue Materialliste, Toleranz, Messabdeckung, Lagerverfügbarkeit und Lieferzeit werden erst nach Prüfung am vorgesehenen Fertigungsstandort bestätigt. HILPCB sollte keine pauschale Anzahl lagernder Materialien, kostenlose 24-Stunden-Stack-up-Freigabe oder feste Verlustverbesserung versprechen, wenn diese nicht im konkreten Angebot belegt ist.
Für eine belastbare Stack-up-Abstimmung senden Sie Schnittstelle, Kanallänge, Verlustbudget, Mechanik, Lagenzahl, BGA-/Via-Daten, Zielimpedanzen, Materialpräferenzen, Stückzahl und Messplan. Der resultierende Vorschlag bleibt eine Fertigungs- und Impedanzgrundlage; die abschließende SI-/PI- und Compliance-Freigabe liegt beim Systemverantwortlichen.
Welche Normen und technischen Quellen sind relevant?
- IPC-4101 — Spezifikation für starre und Multilayer-Basismaterialien;
- IPC-4103 — Basismaterialien für Hochgeschwindigkeits- und Hochfrequenzanwendungen;
- IPC-TM-650 — Prüfmethoden für Leiterplattenmaterialien und Baugruppen;
- IPC-2221 und IPC-2222 — allgemeine und starre Leiterplattendesignregeln;
- IPC-6012 — Qualifikation und Leistungsspezifikation für starre Leiterplatten;
- IEEE 802.3 — Ethernet-Schnittstellen und zugehörige Kanaldefinitionen;
- OIF CEI und 112G-/224G-Implementierungsvereinbarungen — elektrische Chip-to-Chip- und Modulverbindungen;
- PCI Express Specifications — PCI-SIG;
- JEDEC-Spezifikationen — unter anderem für DDR- und Speicherschnittstellen;
- aktuelle Datenblätter und Designleitfäden von Panasonic Industry, Isola, Rogers, ITEQ, TUC, Shengyi und dem freigegebenen PCB-Hersteller.
Normrevision, Materialrevision, Testmethode und Kundenergänzung müssen in der Bestellung festgelegt werden. Genannte Quellen sind keine pauschale Freigabe für ein bestimmtes Material.
Häufig gestellte Fragen zu Low-Loss-Laminaten
Was ist ein Low-Loss-Laminat für Leiterplatten?
Es ist ein Basismaterial mit elektrischen und verarbeitungstechnischen Eigenschaften, die das Verlustbudget eines schnellen oder hochfrequenten Kanals erfüllen. Entscheidend sind konkreter Dk/Df-Datensatz, Kupferfolie, Stack-up, Frequenz, Fertigung und Messkorrelation.
Ab welcher Datenrate wird Low-Loss-Material benötigt?
Es gibt keine feste Grenze. Kanalreichweite, NRZ oder PAM4, Nyquist-Frequenz, Vias, Steckverbinder, Kupferrauheit, Temperatur und SerDes-Equalization bestimmen, ob ein Standard-, Mid-Loss- oder Low-Loss-Material ausreicht.
Ist Standard-FR-4 für PCIe 5.0 oder PCIe 6.0 ungeeignet?
Nicht automatisch. Ein kurzer, sauberer Kanal kann mit einem geeigneten FR-4-System funktionieren, während ein langer Kanal verlustärmeres Material benötigt. Maßgeblich sind die PCIe-Kanalgrenzen, das konkrete Material und das vollständige Layout.
Was ist wichtiger: ein niedriger Dk- oder ein niedriger Df-Wert?
Dk beeinflusst Impedanz, Leitergeometrie und Laufzeit; Df beeinflusst den dielektrischen Verlust. Keiner der Werte darf isoliert ausgewählt werden. Kupferrauheit, Dickentoleranz, Zuverlässigkeit und Lieferfähigkeit gehören ebenfalls in die Entscheidung.
Warum unterscheiden sich Dk- und Df-Werte verschiedener Datenblätter?
Material, Frequenz, Harzgehalt, Glasstil, Richtung, Temperatur und Messmethode können abweichen. Vergleichen Sie Werte nur mit bekanntem Verfahren und verwenden Sie einen mit Ihrem Stack-up korrelierten Design-Dk.
Was bedeutet 112G PAM4 für die Materialauswahl?
112 Gbit/s PAM4 entspricht typischerweise rund 56 GBd und etwa 28 GHz Nyquist-Frequenz. Der Kanal muss über ein ausreichend breites Frequenzband modelliert werden. Das Protokoll legt Verlust-, Crosstalk- und Compliance-Grenzen fest.
Ist Ultra-Low-Loss-Material immer die beste Wahl?
Nein. Es kann unnötige Kosten, Beschaffungsrisiken oder besondere Prozessanforderungen erzeugen. Wählen Sie die günstigste qualifizierte Lösung, die das Worst-Case-Kanalbudget mit Reserve erfüllt.
Verbessert ein hoher Tg-Wert automatisch die Via-Zuverlässigkeit?
Nein. Tg ist nur ein Parameter. Z-Achsen-CTE, Td, T260/T288, Feuchte, Bohrung, Kupfermetallisierung, Via-Geometrie und Wärmezyklen bestimmen gemeinsam das Risiko.
Ist Stripline immer besser als Microstrip?
Nein. Stripline bietet gute Abschirmung, besitzt aber meist einen höheren dielektrischen Feldanteil. Microstrip kann verlustärmer sein, reagiert jedoch stärker auf Lötstoppmaske, Umgebung und Abstrahlung. Der vollständige Kanal entscheidet.
Wann ist Backdrilling bei High-Speed-PCBs notwendig?
Wenn Simulation oder Messung zeigt, dass der ungenutzte Via-Stub die Reflexions- oder Verlustmarge überschreitet. Datenrate allein genügt nicht; Stublänge, Resonanz, Via-Geometrie und Frequenzspektrum sind entscheidend.
Wie reduziert man den Glasgewebeeffekt bei differentiellen Paaren?
Mögliche Maßnahmen sind Spread Glass, geeigneter Routingwinkel, abgestimmte Paargeometrie und eine geprüfte Materialvorgabe. Die Auswahl muss mit Skew-, Crosstalk- und Fertigungstoleranzen korreliert werden.
Welches Oberflächenfinish hat den geringsten High-Speed-Verlust?
Das hängt von Geometrie und Feldverteilung ab. OSP kann auf exponierten Leitern geringere metallische Zusatzverluste besitzen, während ENIG oder ENEPIG andere Montage- und Kontaktvorteile bieten. Modell und Coupon entscheiden.
Weitere Frage: Welche Coupons sollte eine Low-Loss-PCB enthalten?
Je nach Risiko können TDR-Impedanzcoupons, VNA-2x-Thru-/TRL-Strukturen, Resonatoren, Loss-Coupons und Schliffproben erforderlich sein. Geometrie, Stichprobe, Messverfahren und Grenzwerte müssen vor Fertigung definiert werden.
Weitere Frage: Welche Daten benötigt ein PCB-Hersteller für einen Stack-up-Vorschlag?
Benötigt werden Schnittstelle, Daten- oder Symbolrate, Kanallänge, Impedanz- und Verlustbudget, Boarddicke, Lagen- und Kupferbedarf, BGA-/Via-Geometrie, Materialpräferenz, Mengen und Messanforderungen.
Fazit: Low-Loss-Material folgt dem Kanalbudget, nicht dem Datenblatt-Ranking
Ein belastbarer High-Speed-Stack-up entsteht aus der gemeinsamen Betrachtung von Protokoll, Kanalverlust, Design-Dk/Df, Kupferrauheit, Glasgewebe, Via-Stubs, Referenzpfaden, thermischer Zuverlässigkeit und Fertigungsstreuung. Senden Sie HILPCB diese Randbedingungen zusammen mit Mechanik und Messplan, damit Material und Stack-up vor dem Layout-Freeze auf Fertigbarkeit, Lieferkette und Kosten geprüft werden können.