Wenn der CAM-Ingenieur des Werks um „Thieving zur Galvanikbalance" bittet, ist ein pauschales „OK" ohne Blick auf das zurückgeschickte Gerber-Overlay einer der schnellsten Wege, eine RF-Antenne zu verstimmen, die Impedanz der Außenlagen-Mikrostreifen zu verschieben oder Hochspannungs-Kriechstrecken zu verkürzen. Umgekehrt setzt ein totales Verbot jeglichen Kupferzusatzes isolierte Außenbahnen und Lochzylinder massiver Galvanikdicken- und Ätzunterätzungsgefahr aus.
Die richtige Engineering-Entscheidung trennt zuerst drei Begriffe, die Fertigungsnotizen oft vermischen — Galvanik-Thieving, Presskupferbalance und funktionales Massepolygon — und bewertet dann die vorgeschlagene CAM-Geometrie gegen die elektrischen Keepouts des Boards. Zu symmetrischen Aufbauten und dickem Kupfer für Leistungsanwendungen siehe den Hochstrom-Kupferbalance-Leitfaden.
1. Galvanikphysik: warum isolierte Leiterbahnen ohne Thieving überplattieren
Bei der Außenlagen-Mustergalvanik hängt das gebohrte, chemisch verkupferte Panel als Kathode im Bad. Trockenfilm-Resist bedeckt den später zu ätzenden Grund und legt nur die Zielbahnen, -pads und -lochzylinder für Elektrolytkupfer (und danach das Zinn-Ätzresist) frei.
Wie die veröffentlichte Galvanik-Dokumentation zeigt, verteilt sich der Plattierstrom bei stark unterschiedlicher Kupferdichte auf dem Panel nicht gleichmäßig:
- Lokale hohe Stromdichte auf isolierten Strukturen: Die Feldlinien bündeln sich auf isolierten Bahnen oder verstreuten Stecker-Pads, die von großem nackten Dielektrikum (Resist) umgeben sind. Die lokale Abscheiderate steigt mit der lokalen Stromdichte (J); die isolierten Strukturen ziehen überdickes Kupfer und Zinn an.
- Mushrooming, Unterätzung und dünner Lötstopp: Wächst das Kupfer über die Resist-Seitenwand hinaus, breitet es sich seitlich aus („Mushrooming"). Das Ätzen dicken Kupfers braucht längere Badzeiten und erzeugt Unterätzung an Feinpitchbahnen; überhöhte isolierte Bahnen ragen über die Soll-Leiterhöhe, sodass der Lötstopp an den oberen Kanten dünner wird.
- Ausgedünnte Stromdichte in Clustern: Gleichzeitig teilen sich BGA- oder Bus-Dichtebereiche den lokalen Strom; ohne Badstrom- oder Zeitkorrektur kann die Lochkupferdicke unter das Ziel fallen (PTH < 20 μm).
Das Hinzufügen von Thieving — nichtfunktionalen Kupferopfer-Punkten/-Quadraten/-Gleisen, im Panelrand oft „Robber Bars" genannt — vergrößert die kathodisch exponierte Fläche in dünnen Zonen und „stiehlt" den isolierten Bahnen Stromdichte, sodass die galvanische Dicke über das Board in ein engeres Fenster fällt. Werke bewerten die Dichte vor der Freigabe meist mit Karten wie dem veröffentlichter Plating Index.
2. Drei oft vermischte Anfragen — nach Kategorie trennen
Desinguides und CAM-Häuser benennen „Thieving" und „Balancing" uneinheitlich. Klassifizieren Sie Lieferantenvorschläge daher nach Lage, mechanisch-elektrischer Funktion und Netzanschluss statt nach dem Begriff in der E-Mail:
| Engineering-Begriff | Haupt-Fertigungsmechanismus | Typische Lage & Position | Elektrischer Anschluss | Wer darf Änderungen genehmigen |
|---|---|---|---|---|
| Galvanik-Thieving (Robber-Muster) | Kathoden-Stromdichte (J) der Außenlagen- und Lochgalvanik ausgleichen | Außenlagen (oben/unten), Panelrand oder offene Boardbereiche | Elektrisch isolierte (schwimmende) Punkte/Quadrate ohne Netz | Panelrand-Ausschussfläche je Bestellvereinbarung durch CAM; Board-interne Zusätze erfordern Designfreigabe |
| Presskupferbalance | Kupferflächenanteil je X/Y-Zone und symmetrischem Lagenpaar angleichen, damit Prepreg-Harz gleichmäßig füllt und Harzhunger/Warping vermieden wird (Kupferverteilungsleitfaden) | Innenlagen (und Außenlagen), offene mechanische oder ungenutzte Kernzonen | Meist schwimmende Gitter/Punkte (nur Referenzebene, wenn im CAD so designt) | Design- + Aufbau-Verantwortlicher (beeinflusst die gepresste Dielektrikumsdicke neben Impedanzlagen) |
| Funktionales Massepolygon | Niederinduktiven Rückstrompfad, CPWG-Schirmung oder Wärmeableitung bereitstellen | Beliebige Signal-/Ebenenlage im Produktboard | An GND (oder ein Versorgungsnetz) angeschlossen, mit Via-Stitching | Nur der Design-Verantwortliche — das ist eine Schaltplan-/Layoutänderung, kein CAM-Thieving |
CAM darf niemals im Namen von „Thieving" neues Kupfer an GND anschließen. Geerdetes Kupfer verändert Referenzkapazitäten und Rückstrompfade und kann bei hohen Frequenzen als unverbundene Resonanz-Stub wirken.
3. CAM-Overlay-Review in der Praxis: eine Zone freigeben, eine ablehnen, eine zurückstellen
Mit den downloadbaren Reviewdaten (DEMO-B, eingehender Vorschlag CAM-B1) lässt sich der zonenweise Review nachvollziehen: Das Produktboard belegt die Panelkoordinaten x = 30..130 mm, y = 20..80 mm; die Zeichnung definiert einen RF-/Antennen-Keepout bei x = 85..125 mm, y = 25..55 mm:
| Anfrage | Lage & Panelkoordinaten | Vorgeschlagene Geometrie & Netzstatus | CAM-Begründung | Geprüfte Designvorgabe | Engineering-Entscheid & Aktion |
|---|---|---|---|---|---|
| C01 | Top (CAM-B1)x = 5..25, y = 5..10 mm |
Isolierte Kupferpunktmatrix im Panelrand | Galvanikstrom im dünnen Randbereich ausgleichen | Außerhalb der Produktkontur (x = 30..130); frei von Fiducials, Werkzeuglöchern, V-Schnitten |
Bereichsbezogen freigeben — nur im Ausschussrand; vor der Vereinzelung fräsen |
| C02 | Top (CAM-B1)x = 90..120, y = 30..50 mm |
Isolierte schwimmende Kupferquadrate im Produktboard | Leere Topfläche für lokale Galvanikgleichmäßigkeit füllen | Fällt in den RF-Keepout (x = 85..125, y = 25..55), nahe Antenne/RF-Launch |
Zone ablehnen — schwimmende Metallstücke verstimmen die Antenne und koppeln parasitär; C02 entfernen |
| C03 | Innenlage L2 (CAM-B1)x = 40..70, y = 30..50 mm |
Massives Kupferpolygon am Netz GND |
L2-Pressharzbalance und Z-Symmetrie verbessern | Ungenehmigte Netzmodifikation; verändert Referenzkapazität L1/L3 | Zurückstellen für Designreview — nicht als CAM-Thieving genehmigbar; Alternativen: netzfreies Kreuzhatch-Gitter oder Aufbauänderung prüfen |
| C04 | Top (CAM-B2)x = 5..25, y = 5..10 mm |
Revidiertes Overlay enthält nur noch C01 (C02/C03 gelöscht) |
EQ CAM-B1 schließen |
CAM-B2-Gerber gegen Original DEMO-B + C01-Grenze differenzieren |
Nach Verifikation freigeben — erst freigeben, wenn C02/C03 in CAM-B2 zu 100 % fehlen |
(Downloadbares CAM-Freigabelog und Alternativmatrix: bounded-cam-approval.csv, manufacturing-alternatives.csv und Anleitung.)
Beachten Sie, warum Schritt C04 unverzichtbar ist: Die Freigabe von C01 und Ablehnung von C02/C03 auf CAM-B1 ist nur eine konditionale Anweisung, keine Endabnahme. Erst ein visueller Diff des revidierten CAM-B2-Overlays gegen die DEMO-B-Grafik beweist, dass das abgelehnte Kupfer tatsächlich vollständig entfernt wurde.
4. Sechs Funktionszonen, die Board-internes Thieving ausschließen muss
Beim Review des Overlays die Abstände zu diesen sechs Bereichen einzeln prüfen:
- On-Board-Antennen, Baluns und RF-Launch-Strukturen: Schwimmende Kupferstücke unter oder neben Inverted-F-, Patch-Antennen oder RF-Steckerlaunches wirken als parasitäre Direktoren/Resonatoren, verschieben die Resonanzfrequenz und verschlechtern das Return Loss (S11).
- Impedanzkontrollierte Mikrostreifen-/Stripline-Kanäle: Thieving-Punkte nahe Mikrostreifenflanken — oder Kupferbalancegitter auf den Referenzebenen — verändern die Streukapazität und schieben die Wellenimpedanz (Z0). Thieving muss die vereinbarte 3H--5H-Lateralfreiraumhülle der impedanzgeführten Netze verlassen.
- Hochspannungs-Kriech- und Luftstreckenbarrieren: Schwimmende Leiter über Isolationsschlitzen, Optokoppler-/Trenntrafo-Zonen oder Primär-Sekundär-Netzgrenzen bilden Zwischenstufen für Lichtbogenkriechen und verkürzen effektive Kriech-/Luftstrecken.
- Optische Fiducials und Registrierungsmarken: Um globale/lokale SMT-Fiducials einen sauberen kupferfreien Ring halten, damit die Vision das Thieving nicht als Fiducial fehlinterpretiert (siehe PCB-Fiducial-Leitfaden).
- Vereinzelungspfade (V-Score, Perforation, Fräskanäle): Thieving über V-Schnitt oder Fräsbahn schleift Kupfer am Werkzeug, erzeugt Grate und kann Boardkanten beim Brechen delaminieren.
- Freiliegende mechanische/Abschirm-/Optikflächen: Sicherstellen, dass Thieving nicht in Gehäuse-Montagepads, EMI-Schirmkäfigzonen oder Optosensor-Fenster ragt.
5. Prozessalternativen, wenn Board-internes Kupfer verboten ist
Verbieten RF-Module, Hochvolt-Netzteile oder dichte Sensorboards jegliches internes Kupfer, kann das Werk prozessseitige Alternativen prüfen:
| Prozessalternative | Wie sie die Verteilung löst | Zu bestätigende kommerzielle/prozessuale Wirkung |
|---|---|---|
Breitere Panelrand-Robber-Bars (C01) |
Opferkupfer-Rahmen und Punktarrays im Ausschussrand außerhalb der Boardkontur (Panelvorbereitung) | Null elektrische Wirkung aufs Produktboard; kann den Panelrand leicht verbreitern |
| Panelverschachtelung/-drehung | Benachbarte Boards im Produktionsnutzen um 180° drehen, sodass dünne Boardkanten an dichten Kupferzonen der Nachbarn liegen | Boardgrafik unverändert; bei Nutzenauslieferung SMT-Durchlaufrichtung bestätigen |
| Puls-/angepasste Stromdichtegalvanik | Niedrigere mittlere Stromdichte, längere Badzeit oder periodische Puls-Reverse-Wellenform | Verbessert Throwing Power und Oberflächengleichmäßigkeit ohne internes Kupfer; Anlagenfähigkeit und Lieferzeit bestätigen |
| CAD-kontrolliertes Kreuzhatch-Referenzkupfer | Layouter erzeugt deterministisches, simuliertes, keepout-konformes Ausgleichsgitter im Stamm-CAD und exportiert neue Gerber | Stamm-CAD, IPC-D-356-Netzliste und SI-Feldsolvermodelle bleiben in künftigen Revisionen synchron |
6. Thieving-Regeln in die Fertigungsnotizen schreiben
Statt die Thieving-Berechtigung vage zu lassen, in den Zeichnungsnotizen gebundene Anweisungen formulieren (abgestimmt auf die Gerber-Paket-Checkliste):
CAM-Thieving- und Kupferbalance-Notiz:
- Der Hersteller darf nichtfunktionales Thieving-/Galvanik-Robber-Kupfer im Panelrand außerhalb der Produktkontur hinzufügen, mit ≥ 1,0 mm Abstand zu Boardkante, V-Schnitt-/Fräsbahnen, Werkzeuglöchern und Panelfiducials.
- Innerhalb der Produktkontur dürfen keine Thieving-, Ausgleichsgitter oder netzverbundenen Kupferflächen ohne lagenannotiertes Gerber-Overlay plus schriftliche Engineering-Freigabe hinzugefügt werden.
- Alle auf Mechanical-/Keepout-Lagen definierten kupferfreien Zonen bleiben strikt frei (einschließlich RF-Antennenflächen, Hochvolt-Isolationsbarrieren und impedanzgeführter Kanäle).
Das CAM-Engineering von HILPCB prüft Galvanikstromverteilung und Presskupferbalance jeder Multilayer, HDI und Rogers-RF-Platine vor der Produktion. Wo Board-interne Kupferergänzungen nötig werden, liefern wir Vorher/Nachher-Gerber-Overlays per Engineering Query (EQ) — das Hardwareteam behält die volle Kontrolle über RF-, Highspeed- und Sicherheitsisolationen. Angebot anfordern mit Designpaket für ein DFM-Review.
Häufige Fragen
Was unterscheidet Thieving von Kupferbalancing?
Thieving meint speziell nichtfunktionale Kupferpunkte/-quadrate/-randstreifen auf den Außenlagen zum Ausgleich der Kathodenstromdichte der Elektrogalvanik, damit isolierte Bahnen nicht überplattieren. Kupferbalancing ist der weiter gefasste Begriff: Ausgleich des Kupferanteils pro Lage sowie zwischen symmetrischen Lagenpaaren, damit Prepreg-Harz beim Pressen gleichmäßig füllt und das Board verzugsarm bleibt.
Beeinflussen schwimmende Thieving-Punkte RF- oder Highspeed-Signalintegrität?
Ja. Schwimmende Punkte sind zwar netzlos, erzeugen aber nahe Highspeed-Mikrostreifenflanken, Differenzialpaaren, Induktivitäten oder Antennen parasitäre Kapazität und Wirbelstromkopplung. Um RF-Launches, Antennen und impedanzgeführte Kanäle explizite CAD-Keepouts definieren.
Warum verwendet man kleine Punkte/Quadrate statt durchgehender Kupferflächen?
Bei der Außenlagengalvanik lassen kleine, gleichmäßig verteilte Punkte/Quadrate die lokale Kupferfläche fein dosieren und vermeiden, dass große massive Flächen beim Pressen Luft einschließen, beim Reflow-Schock blähen oder als ungewollte Kondensatorplatten wirken. Auf Innenlagen erlauben Kreuzhatch- oder Punktgitter mit Entlüftungsöffnungen dem Prepreg-Harz direkte Kernbindung und steigern die Lagenhaftfestigkeit.
Thieving vom Werk-CAM oder selbst im CAD einfügen?
Galvanik-Thieving im Panelausschussrand dem Werk-CAM überlassen — Randgeometrie hängt von dessen Panelmaß und Galvanikgestell ab. Board-interne Kupferbalance bei RF-, Highspeed- oder Hochvoltboards entweder selbst keepout-konform im CAD erzeugen oder ein formales CAM-Gerber-Overlay zur Freigabe verlangen — damit Stammdesigndateien und gefertigtes Board nie auseinanderlaufen.