- Die erste Frage ist nicht, ob man ein Via in ein Pad setzen kann, sondern ob normales Fanout, normale Via-Protection und der aktuelle Pitch Routing und Assemblierung nicht mehr gleichzeitig erfüllen.
- VIPPO ist keine einzelne CAD-Aktion, sondern eine kombinierte Struktur aus Via-Protection, Verfüllung, Kupferkappe, Pad-Planarität und Reflow-Verhalten.
- Bei Fine-Pitch-BGAs zeigt sich das Hauptrisiko oft erst in der Assemblierung statt im Bare-Board-Test.
- VIPPO ist stark mit HDI, Microvias und lokaler Kupferverteilung gekoppelt.
- Eingefroren werden sollte eine serientaugliche Struktur, nicht nur eine erstmusterfähige.
Quick Answer
Der Kern eines VIPPO-PCBs ist nicht nur das Via im Pad, sondern der Nachweis, dass Breakout, Löten und Wärmepfad wirklich profitieren und gleichzeitig Verfüllung, Kupferkappe, Planarität und Reflow stabil reproduzierbar bleiben.
Inhaltsverzeichnis
- Was sollte man bei einem VIPPO-PCB zuerst prüfen?
- Übersicht der wichtigsten Regeln und Parameter
- Wann ist VIPPO wirklich die richtige Wahl?
- Warum müssen Via-Protection-Definition und Filled-Via-Struktur klar beschrieben werden?
- Warum entscheiden Pad-Planarität und Assemblierungsfenster über das Serienergebnis?
- Warum muss VIPPO über einen Zuverlässigkeitskreislauf verifiziert werden?
- Nächste Schritte mit HILPCB
- Häufig gestellte Fragen (FAQ)
- Öffentliche Referenzen
- Autoren- und Prüfhinweise
Was sollte man bei einem VIPPO-PCB zuerst prüfen?
Zuerst Einsatzgrund, Via-Protection-Definition, Verfüll- und Kupferkappenstruktur, Pad-Planarität, Assemblierungsfenster und Validierungsmethode.
Vorab zu klären:
- Erzwingen Pitch und Breakout-Druck wirklich Via-in-Pad?
- Muss Lot-Wicking unterdrückt oder der Fanout außerhalb des Pads deutlich verkürzt werden?
- Ist die Zone auch mit HDI, Microvias oder hohem lokalem Wärmestrom gekoppelt?
- Lassen sich Pad-Planarität, Lötstopplack und Stencil-Strategie gemeinsam stabil festlegen?
- Ist das Fertigungspaket für PCB-Hersteller und Assemblierung eindeutig genug?
Übersicht der wichtigsten Regeln und Parameter
| Regel / Parameter | Methode | Warum wichtig | Wie verifizieren | Was passiert, wenn es ignoriert wird |
|---|---|---|---|---|
| Einsatzkriterien | Nachweisen, dass normales Fanout Dichte und Assemblierung nicht mehr erfüllt | VIPPO ist teuer und riskant | Fanout-Review, Package-Review | Mehr Kosten ohne echten Gewinn |
| Via-Protection-Definition | Via-Protection, Verfüllung, Abdeckung und Oberfläche klar definieren | Via-in-Pad darf nicht implizit bleiben | Fabrication Note, Gerber-Review | PCB-Fertiger und Assemblierung lesen Unterschiedliches |
| Pad-Planarität | Konsistenz im Array statt Einzel-Pad betrachten | Beeinflusst Drucken, Platzieren, Reflow | Erstmuster, Coplanarity, X-Ray | Head-in-Pillow, kalte Lötstellen, Yield-Drift |
| Strukturkopplung | VIPPO gemeinsam mit Microvias, Buried Vias und Kupferdicke bewerten | Gestapelte Strukturen erhöhen Stress | Schliff, DFM, Post-Reflow-Check | Erstmuster okay, Serie nicht |
| Assemblierungsfenster | Stencil, Paste, Lötstopplackbrücke und Rework-Grenzen zusammen einfrieren | VIPPO-Risiko zeigt sich oft zuerst in SMT | SMT DOE, Erstmuster | Bare Board besteht, Assembly nicht |
| Validierungsloop | Coupon, Schliff, X-Ray und Post-Reflow gemeinsam sehen | Erstboard-Erfolg ist nicht Wiederholbarkeit | Multi-Board-Prüfung, Lot-Traceability | Latente Fehler zeigen sich später |
| Frühe Frage | Bessere Engineering-Aktion |
|---|---|
| Nur lokal enges Routing | Dog-Bone-Fanout gegen VIPPO real vergleichen |
| BGA-Pitch sehr eng und Lot-Wicking unzulässig | Pad-Via-Struktur und Assembly-Bedingungen früh einfrieren |
| Projekt nutzt HDI oder Microvias | Via-in-Pad und Microvia-Struktur gemeinsam reviewen |
| Zeichnungsklarheit schnell prüfen | Erst Gerber Viewer nutzen |
Wann ist VIPPO wirklich die richtige Wahl?
Fazit: VIPPO lohnt sich erst dann, wenn normales Fanout bereits Routingraum, Lotkontrolle oder Wärmepfad opfert und einfachere Strukturen das Problem nicht mehr lösen.
Vorab zu bestätigen:
- Ist das Package-Array wirklich durch Breakout-Raum blockiert?
- Macht ein normales Via-Schema das Pad-Design schon unbrauchbar?
- Benötigt der lokale Wärmepfad tatsächlich ein Via im Pad?
- Brauchen nur wenige kritische Packages VIPPO statt die ganze Platine?
Warum müssen Via-Protection-Definition und Filled-Via-Struktur klar beschrieben werden?
Fazit: Weil das VIPPO-Fertigungsergebnis stark davon abhängt, was explizit gefordert wurde, nicht davon, was ein Werk üblicherweise annimmt.
Explizit zu schreiben:
- Welche Pads Via-in-Pad brauchen
- Ob diese Vias Breakout, Wärmetransport oder Assemblierung dienen
- Wie Verfüllung, Abdeckung und Oberflächenplanarität aussehen sollen
- Ob zugleich Microvias, Buried Vias oder Sonder-Stackups auftreten
- Wo Coupon, Schliff oder Zusatzverifikation nötig sind
Warum entscheiden Pad-Planarität und Assemblierungsfenster über das Serienergebnis?
Fazit: Weil VIPPO bei BGA, LGA und Fine-Pitch am Ende wie ein stabiles Pad funktionieren muss, nicht wie eine nur theoretisch lötbare Sonderstelle.
Gemeinsam einzufrieren:
- Konsistenz über das ganze Pad-Array statt Einzelfläche
- Ob die Lötstopplackdefinition das echte Pastenfenster zusammendrückt
- Ob das Stencil auf die reale Pad-Oberfläche nach VIPPO abgestimmt ist
- Ob kritische BGA-Zonen gezielte X-Ray-Stichproben brauchen
Warum muss VIPPO über einen Zuverlässigkeitskreislauf verifiziert werden?
Fazit: Weil das eigentliche Risiko nicht immer „nicht herstellbar“ ist, sondern „einmal machbar, später unter Reflow, Loswechsel oder Stress driftend“.
Ein sinnvoller Release-Pfad enthält meist:
- Einsatzgrund einfrieren.
- Fertigungsdefinition einfrieren.
- Assembly-Input einfrieren.
- Physische Verifikation einfrieren.
- Los-Traceability einfrieren.
Nächste Schritte mit HILPCB
- Für dichtes Breakout und lokale Layerwechsel zuerst den HDI PCB-Pfad nutzen.
- Für Vergleich Standard vs. High-Density Multilayer PCB und VIPPO gemeinsam reviewen.
- Für Pad-, Stencil- und Reflow-Risiko SMT Assembly früh einbinden.
- Für Klarheitsprüfung der Fertigungsunterlagen zuerst Gerber Viewer nutzen.
- Für Muster- oder Pilotstart Schlüsselpunkte in PCB Prototype und Quote / RFQ vorziehen.
Häufig gestellte Fragen (FAQ)
Sollte jede BGA-Platine VIPPO standardmäßig verwenden?
A: Nein. Nur wenn normales Fanout nicht mehr tragfähig ist oder klare Vorteile bei Lotkontrolle und Wärmepfad bestehen.
Warum zeigen sich VIPPO-Probleme oft erst in SMT?
A: Weil die Struktur das reale Lötverhalten des Pads verändert. Sichtbar wird das oft erst bei Drucken, Reflow und X-Ray.
Reicht es, wenn in der Zeichnung nur „filled via“ steht?
A: Nein. Via-Protection, Abdeckart, Planaritätsanforderung, Validierung und Assembly-Grenzen müssen ebenfalls klar definiert sein.
Warum sollten VIPPO und HDI zusammen reviewt werden?
A: Weil Via-in-Pad oft mit Microvias, dichter Layerwechselstruktur, Stackup und mehrfachen Reflows gekoppelt ist.
Was sollte man vor der Fertigung zuerst einfrieren?
A: Einsatzgrund, Pad/Via-Definition, Planaritäts- und Assembly-Bedingungen, physische Validierungsmethode und Los-Traceability.
Öffentliche Referenzen
IPC-4761 Design Guide for Protection of Printed Board Via Structures
Stützt die Aussage, dass VIPPO als Via-Protection-Struktur explizit spezifiziert werden muss.IPC Board Design Standards
Stützt die Einordnung von IPC-4761, IPC-2221, IPC-2226 und IPC-6012 in einen gemeinsamen Designkontext.IPC Releases IPC-6012F, Qualification and Performance Specification for Rigid Printed Boards
Stützt die Vorverlagerung von Coupon- und Leistungsvalidierung komplexer Interconnect-Strukturen.IPC Issues Electronics Industry Warning on Printed Board Microvia Reliability for High Performance Products
Stützt den Hinweis auf latente Fehler in Microvia- und Via-in-Pad-Kombinationen nach Reflow oder Stress.
Autoren- und Prüfhinweise
- Autor: HILPCB Content-Team für HDI und Assemblierung
- Technische Prüfung: PCB-Prozess-, DFM- und SMT-Engineering-Team
- Letzte Aktualisierung: 2026-05-26