Eine Yield Improvement Roadmap verbessert nicht nur die Zahl am Ende einer Produktionslinie. Sie trennt echte Prozessfehler von Prüf- und Datenproblemen, priorisiert die wirtschaftlich wichtigsten Defekte und verankert Gegenmaßnahmen an der Entstehungsstelle. Für Einkäufer und Entwicklungsteams bedeutet das: weniger ungeplante Nacharbeit, belastbarere Liefertermine und nachvollziehbare Freigabedaten.
Der häufigste Fehler ist, Ausbeute nur als „Gutmenge geteilt durch Startmenge“ zu betrachten. Damit bleiben Rework, mehrfache Testläufe, Ausschusskosten, False Fail und Defektdurchschlupf verborgen. Eine belastbare Roadmap beginnt deshalb mit klaren Definitionen für First Pass Yield, Rolled Throughput Yield, Reparatur, Ausschuss und Kundenescape. Erst danach lässt sich entscheiden, ob DFM, Material, PCB-Fertigung, Lotpastendruck, Bestückung, Reflow, Test oder Messsystem zuerst verbessert werden muss.
Yield-Verbesserung in Kürze
- First Pass Yield zählt Einheiten, die einen Prozess beim ersten Durchlauf ohne Reparatur oder Wiederholung bestehen.
- Rolled Throughput Yield verbindet die First-Pass-Ausbeute mehrerer Prozessstufen und macht versteckte Yield-Verluste in langen Linien sichtbar.
- Rework darf ein Produkt retten, verbessert aber nicht den ursprünglichen FPY und muss hinsichtlich Kosten sowie Zuverlässigkeit separat verfolgt werden.
- Ohne Messsystemanalyse kann eine SPI-, AOI- oder Teststation Prozessdrift vortäuschen oder echte Fehler übersehen.
- Pareto-Analysen benötigen einheitliche Fehlercodes, sonst wird derselbe Mechanismus unter mehreren Namen verteilt.
- DFM/DFA/DFT reduzieren Risiken vor Werkzeug, Schablone und Fixture; sie ersetzen keine Prozessqualifikation.
- Materialdaten müssen auf relevante Eigenschaften und Lose rückverfolgbar sein; ein Lieferantenzertifikat beweist nicht jedes Produktmerkmal.
- Lotpastendruck ist ein wichtiger SMT-Hebel, aber nicht pauschal für einen festen Prozentsatz aller Lötfehler verantwortlich.
- Reflow-Grenzen folgen Lotpaste, Bauteilen, Boardmasse und Standard; ein universelles 245-°C-Profil ist fachlich unzureichend.
- Röntgen erkennt verdeckte Geometrie, aber nicht jede Open-/Intermetallic-/Zuverlässigkeitsfrage ohne ergänzende Methoden.
- Cpk ist erst für einen statistisch stabilen Prozess mit geeignetem Messsystem und klaren Spezifikationsgrenzen aussagekräftig.
- Eine gute RFQ-/Qualitätsvereinbarung benennt Zielmetriken, Abnahmekriterien, Datenformat, Reaktionsplan und Änderungssteuerung.
Inhaltsverzeichnis
- FPY, RTY und Ausschuss richtig definieren
- Baseline und Datenqualität aufbauen
- DFM, DFA und DFT vor Produktionsstart nutzen
- Material- und Lieferantenqualität absichern
- PCB-Fertigung vom Imaging bis E-Test stabilisieren
- Lotpastendruck und SPI optimieren
- Bestückung und Reflow-Prozess verbessern
- Reinigung und Schutzbeschichtung qualifizieren
- AOI, Röntgen, ICT und FCT kombinieren
- SPC und Messsystemanalyse richtig einsetzen
- Pareto, Ursachenanalyse und 8D durchführen
- 30-/60-/90-Tage-Roadmap umsetzen
- Kosten und Fertigungspartner vergleichen
- Yield-Verbesserung mit HILPCB umsetzen
- RFQ-Checkliste für PCB-/PCBA-Ausbeute
- Häufig gestellte Fragen
FPY, RTY und Ausschuss in der PCB-Fertigung richtig definieren
Ohne eindeutige Kennzahlen kann eine Linie ihre Ausbeute scheinbar verbessern, indem sie Fehler repariert, Prüfläufe wiederholt oder Grenzfälle umklassifiziert. Deshalb werden Zähler, Nenner und Ausschlüsse vor dem Vergleich festgelegt.
Was ist First Pass Yield?
Der Anteil der Einheiten, die eine definierte Stufe beim ersten Versuch ohne Nacharbeit, erneuten Test oder Abweichungsfreigabe bestehen. Startmenge, Zeitraum, Produktrevision und Prozessstufe müssen angegeben sein.
Was ist Rolled Throughput Yield?
Die verkettete Wahrscheinlichkeit, dass eine Einheit alle betrachteten Stufen beim ersten Durchlauf besteht. Bei unabhängiger Darstellung wird RTY häufig als Produkt der Stufen-FPY berechnet. So werden Verluste sichtbar, die je Station klein wirken, sich insgesamt aber addieren.
Wie werden Rework und Reparatur bewertet?
Separat nach Menge, Fehlercode, Arbeitszeit, Material, erneuter Prüfung und Freigabe. Reparierte Einheiten können verkaufsfähig sein, bleiben aber ein Signal für Prozess- und Zuverlässigkeitskosten.
Was sind False Fail und False Pass?
False Fail bezeichnet ein fälschlich abgelehntes Gutteil; False Pass einen nicht erkannten Fehler. Beide verfälschen die Yield-Aussage. Guardband, Fixture, Kontaktierung, Software und Messunsicherheit werden daher Teil der Ursachenanalyse.
Baseline und Datenqualität für Yield-Verbesserung aufbauen
Die Baseline beschreibt Produktfamilie, Revision, Werk, Linie, Schicht, Materiallos, Maschine, Programm, Fixture und Zeitraum. Eine gemischte Gesamtzahl kann sonst Verbesserungen oder Verschlechterungen verdecken.
Welche Daten werden mindestens benötigt?
Start-/Gut-/Rework-/Ausschussmenge, Stufen-FPY, Fehlercode, Fehlerort, Erkennungsstation, vermutete Entstehungsstation, Material-/Maschinenlos, Zeitstempel und Disposition. Kosten und Kundenwirkung helfen bei der Priorisierung.
Wie wird ein Fehlercode-System aufgebaut?
Mehrstufig: sichtbares Symptom, physischer Defekt, mögliche Ursache und bestätigte Ursache. „FCT fail“ ist eine Erkennungsstation, aber noch kein Mechanismus. Ein Open kann aus Paste, Placement, Reflow, Bauteil, PCB oder Testkontakt entstehen.
Warum müssen Produktrevisionen getrennt werden?
Layout, BOM, Schablone, Software und Testprogramm verändern das Fehlerprofil. Werden Revisionen vermischt, kann eine Designänderung fälschlich als Prozessverbesserung erscheinen.
Wie wird die wirtschaftliche Wirkung gemessen?
Mit Ausschuss-, Rework-, Prüf-, Stillstands-, Expressfracht- und Kundenkosten sowie gebundenem Bestand. Häufigkeit allein priorisiert nicht zwingend den teuersten oder riskantesten Fehler.
DFM, DFA und DFT vor Produktionsstart nutzen
Design for Manufacturing, Assembly und Test reduziert vermeidbare Risiken, bevor CAM, Schablone und Fixture feststehen. Die Prüfung verwendet reale Hersteller- und Linienregeln statt generischer Online-Mindestwerte.
Welche PCB-DFM-Punkte beeinflussen die Ausbeute?
Leiterbreite/-abstand, Restring, Lötstoppstege, Kupferbalance, Material/Stackup, Bohr-/Viafamilien, Aspektverhältnis, Impedanz, Oberfläche, Panelrand, Fräsung und Sonderprozesse. Bei HDI-PCBs kommen Laserbohrung, Via-Füllung und Laminationszyklen hinzu.
Welche DFA-Punkte beeinflussen SMT und THT?
Bauteilabstand, Pad-/Masken-/Pasten-Geometrie, Polarität, Fiducials, Greiffläche, Schattenwirkung, Wärmemasse, Bauteilzugang, Nutzenstege und mechanische Montage. BOM-Alternativen benötigen Package- und Prozessfreigabe.
Welche DFT-Daten werden vor dem Fixture benötigt?
Netzliste, Testpunktliste, sichere Einspeisung, Programmier-/Debugzugang, Boundary-Scan-Daten soweit vorhanden, erwartete Messwerte, Abdeckung und Fehlerreaktion. Testpunkte ohne erreichbaren Rückweg erhöhen keine reale Coverage.
Wie werden DFM-Abweichungen freigegeben?
Mit konkretem Merkmal, Herstellergrenze, Risiko, vorgeschlagener Änderung und schriftlicher Entscheidung. Eine automatische „DFM passed“-Meldung ohne geprüfte Regeln ist zu schwach.
Material- und Lieferantenqualität für PCB/PCBA absichern
Materialkontrolle konzentriert sich auf Eigenschaften, die Design und Prozess beeinflussen. Eine lange Zertifikatsliste ohne Losbezug schützt nicht vor falscher Dicke, Feuchte, Lagerung oder Substitution.
Welche Laminatdaten sind relevant?
Materialtyp, Dicke, Kupferfolie, Tg, Td, Z-CTE, Dk/Df soweit elektrisch relevant, Feuchte-/CAF-Anforderung, UL-Status soweit benötigt sowie Lager-/Bake-Bedingungen. Tg ist weder maximale Betriebstemperatur noch alleiniger Reflow-Nachweis.
Wie werden Lotpaste und Bauteile kontrolliert?
Charge, Verfallsdatum, Lagerung, Auftauen, Misch-/Rückführungsregel, Feuchteempfindlichkeitsklasse, Bake-/Floor-Life, Verpackung und Herstellerfreigabe. Wareneingangskontrolle folgt Risiko und Lieferantenleistung.
Wie wird eine Materialsubstitution geregelt?
Über Approved Vendor/Material List oder definierte elektrische, thermische und regulatorische Gleichwertigkeit. Kritische Änderungen benötigen vorherige Freigabe und gegebenenfalls Requalifikation.
Welche Lieferantenkennzahlen sind sinnvoll?
Lot-Akzeptanz, PPM/Defektrate, Liefertermintreue, Reaktionszeit, 8D-Qualität, Änderungsdisziplin und Wiederholfehler. Die Kennzahl muss gleiche Produkt- und Prüfdefinitionen vergleichen.
PCB-Fertigung vom Imaging bis zum elektrischen Test stabilisieren
Bare-Board-Yield entsteht über viele chemische und mechanische Schritte. Kontrolle muss am Prozess stattfinden, nicht nur am finalen E-Test.
Wie werden Imaging und Ätzen kontrolliert?
Mit Registrierung, Belichtungs-/Entwicklungsfenster, Ätzchemie, Temperatur, Sprühbild, Transportgeschwindigkeit und Messung repräsentativer Strukturen. Ziel sind freigegebene Leitergeometrie und Impedanz, nicht ein universeller Etch-Factor.
Welche Galvanikdaten sind wichtig?
Desmear-/Aktivierung, Badzustand, Stromdichte, Throwing Power, Oberflächen- und Lochkupfer sowie Verteilung über Panel und Aspektverhältnis. Mittelwerte dürfen dünne lokale Stellen nicht verdecken.
Wie werden Microvias und gefüllte Vias geprüft?
Über Prozesscoupons, Röntgen/Schliff, Oberfläche/Planarität und Zuverlässigkeitsplan. „Void-free“ wird nur mit definierter Methode und Akzeptanzgrenze zugesagt.
Was zeigt der Bare-Board-E-Test?
Opens/Shorts gegen eine freigegebene Netzliste innerhalb festgelegter Grenzwerte. Er bestätigt nicht automatisch Impedanz, Material, Via-Zuverlässigkeit oder spätere Lötbarkeit.
Lotpastendruck und SPI für höhere SMT-Ausbeute optimieren
Der Druckprozess formt jedes Lotdepot und ist deshalb ein früher, wirkungsvoller Regelpunkt. Seine tatsächliche Fehlerbeteiligung wird aus den eigenen Daten abgeleitet, nicht aus einer pauschalen Branchenquote.
Welche Schablonendaten bestimmen den Pastentransfer?
Dicke, Aperturfläche/-form, Area Ratio, Wandqualität, Beschichtung, Stufung und Padgeometrie. Fine Pitch, BGA, QFN, große Thermal Pads und kleine Passive benötigen unterschiedliche Aperturstrategien.
Welche Druckparameter werden kontrolliert?
Rakeldruck/-geschwindigkeit/-winkel, Separation, Unterseitenreinigung, Pastentemperatur, Rollengröße, Standzeit, Umgebung und Board Support. Das Fenster wird mit Paste und Produkt qualifiziert.
Wie werden SPI-Grenzen festgelegt?
Aus Pad-/Aperturgeometrie, Bauteilprozess und Korrelation zum Lötfehler. Volumen, Fläche, Höhe, Versatz und Brücke werden nicht zwangsläufig mit demselben Grenzwert für jedes Package bewertet.
Wie verhindert man zu viele SPI-Fehlalarme?
Mit Messsystemanalyse, guter CAD-/Gerber-Zuordnung, realistischen Package-Rezepten, Wartung und kontrollierter Grenzwertänderung. Ein lockerer Grenzwert zur Senkung der Alarmzahl kann Defektdurchschlupf erhöhen.
Bestückung und Reflow-Prozess für PCBA-Yield verbessern
Placement und Reflow müssen als verbundenes System betrachtet werden. Ein Versatz kann sich durch Oberflächenspannung selbst zentrieren oder bei asymmetrischer Paste zu Tombstoning/Brücken beitragen.
Welche Bestückdaten werden überwacht?
Feeder-/Bauteil-ID, Nozzle, Pickup-/Vision-Fehler, Bestückkraft, Offset, Rotation, Reject-Grund und Programmrevision. Wiederholte Feeder- oder Nozzlefehler werden nicht als zufällige Einzelteile behandelt.
Wie wird ein Reflowprofil erstellt?
Mit instrumentierter Baugruppe an thermisch kritischen Punkten und nach Grenzwerten von Lotpaste, Bauteilen, Laminat und Prozessstandard. Vorwärmung, Soak, Time Above Liquidus, Peak und Abkühlung werden produktspezifisch freigegeben.
Warum ist 245 °C ±5 °C kein universeller Sollwert?
Bleifreie Legierungen, Pasten, Bauteile und thermische Masse unterscheiden sich. Ein fremder Profilwert kann Unterbenetzung, Bauteilschaden oder übermäßige intermetallische Bildung verursachen.
Wie werden BGA-/QFN-Voids bewertet?
Nach Package, Funktion, thermischem Pad, Standard und kundenspezifischer Akzeptanz. Eine einzelne Prozentzahl gilt nicht universell für alle Lötstellen. Verteilung und Lage können ebenso wichtig sein wie Gesamtfläche.
PCBA-Reinigung und Schutzbeschichtung qualifizieren
„No-clean“ bedeutet nicht rückstandsfrei und eine ROSE-Zahl ist kein universeller Sauberkeitsnachweis für jede Baugruppe. Reinigung und Akzeptanz folgen Flussmittel, Prozess, elektrischem Abstand und Einsatzumgebung.
Wann ist Reinigung erforderlich?
Bei qualitäts- oder zuverlässigkeitsrelevanten Rückständen, enger Hochimpedanz-/HV-Geometrie, Beschichtungsanforderung oder kundenspezifischem Prozess. Das Reinigungsmedium muss unter Bauteilen wirken und vollständig entfernt werden können.
Wie wird ionische Sauberkeit bewertet?
Je nach Risiko mit Prozesskontrolle, ROSE als vergleichendem Prozessindikator, Ionenchromatographie, SIR oder weiteren Methoden. Ein fixer NaCl-Äquivalent-Grenzwert darf nicht ohne Bezug auf Standard, Fläche und Verfahren verwendet werden.
Wie wird Conformal Coating geprüft?
Material/Charge, Viskosität, Vorbehandlung, Maskierung, Dicke, Abdeckung, Aushärtung, UV-/visuelle Inspektion und Haftung. Steckverbinder, Testpunkte, Kühl- und Kontaktflächen benötigen klare Keep-outs.
Kann Beschichtung einen schlechten Lötprozess retten?
Nein. Sie kann Defekte verdecken und Rework erschweren. Die PCBA muss vor Beschichtung elektrisch, sauberkeits- und verarbeitungstechnisch freigegeben sein.
SPI, AOI, Röntgen, ICT und FCT richtig kombinieren
Jede Methode erkennt bestimmte Fehlerklassen und besitzt Blindstellen. Die Testmatrix folgt Risiko, Package, Stückzahl, DFT und Kosten eines Defektdurchschlupfs.
| Methode | Typische Stärke | Wichtige Grenze |
|---|---|---|
| SPI | Pastenvolumen, Fläche, Höhe, Versatz | Keine Aussage über fertige Lötstelle oder Bauteilfunktion |
| AOI | Sichtbare Bestückung, Polarität und Lötmerkmale | Verdeckte Anschlüsse und elektrische Funktion unvollständig |
| 2D-/3D-Röntgen/CT | Verdeckte Geometrie, Brücken, bestimmte Voids | Opens, Benetzung und Metallurgie nicht immer eindeutig |
| Flying Probe/ICT | Elektrische Netze und Komponenten je Zugang | Coverage durch Testpunkte, Parallelschaltung und Modelle begrenzt |
| FCT | Aktives Verhalten im definierten Zustand | Fehlerlokalisierung und Umgebungsabdeckung oft begrenzt |
| System-/Burn-in-/Umwelttest | Produktnahe Belastung | Zeit, Kosten und geringe direkte Prozessdiagnose |
Ist Röntgen die einzige BGA-Prüfung?
Es ist eine wichtige zerstörungsfreie Methode für verdeckte Geometrie, aber elektrische Tests, Boundary Scan, Funktionstest, Dye-and-Pry/Schliff oder thermische Methoden können je nach Fehler ergänzen. Keine einzelne Methode deckt alles ab.
Wann lohnt sich ICT gegenüber Flying Probe?
Bei stabiler Revision, höherem Volumen und geeigneter Testpunktabdeckung kann ein Fixture kurze Taktzeiten liefern. Flying Probe reduziert Fixture-NRE und passt besser zu wechselnden Prototypen oder kleineren Losen.
Wie wird Test-Coverage angegeben?
Mit Grundmenge und Fehlerklasse: getestete Netze, Pins, Bauteile, Funktionen und ausgeschlossene Bereiche. Eine Prozentzahl ohne Nenner und Modell ist nicht vergleichbar.
Wie werden Prüfdaten an den Prozess zurückgeführt?
Fehlerort/-code werden zur vermuteten Entstehungsstation, Material-/Maschinenlos und Prozesszeit verknüpft. Bestätigte Ursachen ändern Control Plan, Rezept, DFM-Regel oder Wartung.
SPC, Cpk und Messsystemanalyse korrekt einsetzen
SPC erkennt Veränderungen eines stabilen Prozesses. Es ersetzt weder Spezifikation noch Ursachenanalyse. Bevor Grenzkarten und Cpk interpretiert werden, muss das Messsystem ausreichend wiederholbar und reproduzierbar sein.
Was prüft eine Messsystemanalyse?
Wiederholbarkeit, Bediener-/Anlagenunterschiede, Bias, Linearität, Stabilität und Auflösung soweit relevant. Bei visuellen Klassifikationen wird die Übereinstimmung zwischen Prüfern und Referenz bewertet.
Wann ist Cpk aussagekräftig?
Wenn der Prozess statistisch beherrscht ist, die Datenverteilung beziehungsweise Methode passt, Spezifikationsgrenzen technisch gültig sind und das Messsystem geeignet ist. Ein hoher Cpk einer falschen Messgröße verbessert keine Produktqualität.
Welche SMT-Merkmale eignen sich für SPC?
Pastenvolumen/-offset, Bestückoffset, Reflow-Temperaturmerkmale, AOI-Fehlerfamilien, Fixturekontakt, ausgewählte elektrische Werte und Reparaturrate. Auswahl folgt der Korrelation zum Fehler.
Was ist ein Reaktionsplan?
Eine vorab definierte Aktion bei Warn-/Eingriffsgrenze: Linie stoppen oder halten, Los eingrenzen, Material/Maschine prüfen, Produkt verifizieren, Freigabeautorität und Wiederanlaufkriterien.
Pareto, Ursachenanalyse und 8D für PCBA-Fehler durchführen
Pareto priorisiert, löst aber keine Ursache. Ein Team muss den Defekt physisch bestätigen, seinen Entstehungsmechanismus reproduzieren und die Gegenmaßnahme mit Daten verifizieren.
Wie wird ein sinnvoller Pareto aufgebaut?
Nach Häufigkeit, Kosten, Kundenrisiko oder Defektdurchschlupf, jeweils getrennt nach Produkt/Revision und Zeitraum. Mehrere Symptome derselben Ursache werden bei Bedarf zusammengeführt.
Welche Methoden helfen bei der Ursachenanalyse?
5-Why, Ishikawa, Is/Is-Not, Prozessmapping, DOE und Fehlerbaumanalyse. Das Werkzeug folgt der Komplexität; eine vermutete Ursache wird nicht allein durch eine plausible Geschichte bestätigt.
Wann ist ein 8D-Bericht sinnvoll?
Bei wiederkehrenden, kundenrelevanten oder bereichsübergreifenden Problemen mit Containment-, Ursachen- und Präventionsbedarf. Ein 8D-Dokument ohne Wirksamkeitsnachweis ist nur Verwaltung.
Wie wird eine Gegenmaßnahme verifiziert?
Mit Vorher-/Nachher-Daten unter vergleichbaren Bedingungen, ausreichender Menge, bestätigtem Messsystem und Beobachtung auf Nebenwirkungen. Danach werden Standards, Programme und Schulung aktualisiert.
30-/60-/90-Tage-Roadmap zur Yield-Verbesserung umsetzen
Die Zeitblöcke sind ein Steuerungsrahmen, keine Garantie für ein bestimmtes Ergebnis. Kritische Sicherheitsthemen werden sofort enthalten und nicht bis zum nächsten Meilenstein verschoben.
Was passiert in den ersten 30 Tagen?
Metriken vereinheitlichen, Datenquellen prüfen, Top-Pareto und Kundenescapes identifizieren, Messsystem/Fehlercodes auditieren, Containment setzen und Verantwortliche benennen.
Was passiert bis Tag 60?
Hauptursachen durch Prozessbeobachtung, Schliff/Röntgen/elektrische Analyse oder DOE verifizieren; DFM-, Rezept-, Wartungs- und Lieferantenmaßnahmen pilotieren; Testgrenzen gegen Golden/Bad Samples korrelieren.
Was passiert bis Tag 90?
Wirksame Änderungen standardisieren, Control Plan und PFMEA aktualisieren, Schulung/Revision sperren, Daten-Dashboard und Reaktionsplan etablieren sowie Wiederholfehler und Nebenwirkungen prüfen.
Wie bleibt die Roadmap nach 90 Tagen aktiv?
Mit regelmäßiger Review von FPY/RTY, Reworkkosten, Escapes, Prozessfähigkeit, Lieferantenleistung und offenen 8D-Maßnahmen. Verbesserungen werden pro Produktfamilie gepflegt, nicht nur als Werksdurchschnitt.
Kosten und Fertigungspartner für Yield-Verbesserung vergleichen
Ein Fertiger mit niedrigem Stückpreis kann durch Rework, Ausschuss, lange Ursachenklärung oder unvollständige Testdaten teurer werden. Angebote werden deshalb auf Total Cost und Daten-/Änderungsqualität verglichen.
Welche Kosten gehören in den Vergleich?
NRE, Schablone/Fixture, Material, Fertigung, Inspektion/Test, Rework, Ausschuss, Fracht, Bestand, Engineeringzeit, Zertifizierung und Kundenrisiko. Prototyp- und Serienkosten werden getrennt betrachtet.
Welche Qualitätsdaten sollte ein Lieferant bereitstellen?
FAI, Material-/Losnachweise, kritische Prozess-/Coupondaten, Inspektions-/Testergebnis, Abweichungen, Reparaturen und Änderungsmitteilung im vereinbarten Format.
Woran erkennt man einen geeigneten PCBA-Partner?
Er trennt Symptom und Ursache, kann Coverage und Messgrenzen erklären, meldet Abweichungen vor Versand und stellt Daten bereit, die eine gemeinsame Pareto-/8D-Arbeit ermöglichen.
PCB-/PCBA-Yield mit HILPCB verbessern
HILPCB kann PCB-DFM, PCB-Fertigung, SMT-Bestückung, Turnkey Assembly und vereinbarte Inspektions-/Testschritte in einen gemeinsamen Fertigungsumfang integrieren. Verfügbare Maschinen und konkrete Prüfquote werden projektspezifisch bestätigt.
Welche Daten prüft HILPCB vor dem Pilotlos?
Gerber/ODB++, Stackup, Bohrung, BOM, Pick-and-Place, Pasten-/Schablonendaten, mechanische Zeichnung, Testpunkte, Programmierung, FCT, Qualitätsklasse, Mengen und bekannte Fehlerhistorie.
Welche Ergebnisse sollten im Pilotbericht stehen?
Revision/Los, DFM-Abweichungen, Material, Prozessprogramme, SPI/AOI/Röntgen soweit vereinbart, elektrische/Funktionstests, Rework/Ausschuss, offene Risiken und Freigabe für die nächste Phase.
RFQ-Checkliste für PCB-/PCBA-Ausbeute und Qualitätsdaten
Welche Produkt- und Fertigungsdaten werden benötigt?
- Gerber/ODB++, NC Drill, Netzliste, Stackup und Zeichnungen;
- BOM, freigegebene Alternativen, MSL und Sonderhandling;
- Pick-and-Place, Paste, Schablone, Panel und Mechanik;
- IPC-/Kundenklasse, kritische Merkmale und Abnahmekriterien;
- Prototyp-, Pilot- und Serienmenge sowie Forecast;
- bekannte Defekte, frühere Yield-/Reworkdaten und Änderungsverlauf.
Welche Prüf- und Datenanforderungen gehören ins RFQ?
- SPI/AOI/Röntgen-Paket und Prüfquote;
- Bare-Board-E-Test, Flying Probe/ICT, FCT und Programmierung;
- Coverage-Grundmenge, Grenzwerte, Fixture-/Softwareverantwortung;
- FAI, CoC, Coupon-/Schliffdaten und Rückverfolgbarkeit;
- Fehlercode, Reworkfreigabe, Abweichung und 8D-Reaktionszeit;
- Rohdaten, Zusammenfassung, Dateiformat und Aufbewahrung.
Welche Zielmetriken sollten vereinbart werden?
Stufen-FPY/RTY, Rework-/Ausschussdefinition, Kundenescape, kritische Prozessmerkmale, Liefertermintreue und Reaktionsplan. Ziele benötigen Baseline, Produktmix und Zeitraum. Die Unterlagen können über die Angebotsanfrage übermittelt werden.
Häufig gestellte Fragen zur PCB-Yield-Verbesserung
Was bedeutet Yield in der PCB-Fertigung?
Der Anteil der Einheiten, die eine definierte Prozessstufe oder den Gesamtprozess nach festgelegten Kriterien bestehen. Die Aussage hängt von Zähler, Nenner, Rework und Zeitraum ab.
Was ist der Unterschied zwischen FPY und RTY?
FPY bewertet eine Stufe beim ersten Durchlauf. RTY verbindet mehrere Stufen und zeigt die Wahrscheinlichkeit, dass eine Einheit die gesamte Kette ohne Nacharbeit besteht.
Wo sollte eine Yield Improvement Roadmap beginnen?
Bei eindeutigen Kennzahlen, Datenqualität, Messsystem und einem Pareto nach Produkt/Revision. Erst danach werden DFM- oder Prozessmaßnahmen priorisiert.
Ist Lotpastendruck die häufigste SMT-Fehlerquelle?
Er ist oft ein wichtiger Hebel, aber der tatsächliche Anteil muss aus den eigenen Fehler- und Korrelationsdaten ermittelt werden. Eine feste Branchenquote ist kein Beweis.
Wie verbessert SPI die SMT-Ausbeute?
SPI erkennt Pastenvolumen, Höhe, Fläche und Versatz vor der Bestückung. Wirksam wird es durch passende Grenzwerte und Korrelation zum späteren Lötfehler.
Reicht AOI für die PCBA-Qualitätsprüfung?
Nein. AOI sieht nur bestimmte äußere Merkmale. Verdeckte Lötstellen, elektrische Werte und Funktion benötigen ergänzende Methoden.
Erkennt Röntgen jeden BGA-Open?
Nein. Es zeigt verdeckte Geometrie, doch bestimmte Opens, Benetzungs- und Metallurgieprobleme können weitere elektrische oder zerstörende Analysen benötigen.
Was sagt Cpk über einen Prozess aus?
Cpk beschreibt die Lage/Streuung gegenüber Spezifikationsgrenzen unter passenden Voraussetzungen. Ohne stabilen Prozess und geeignetes Messsystem kann der Wert irreführend sein.
Wie werden False Fail und False Pass reduziert?
Durch Fixture-/Kontaktwartung, Messsystemanalyse, korrekte Guardbands, Softwareversionskontrolle und Korrelation mit bekannten Gut-/Fehlteilen.
Wann ist ein 8D-Bericht erforderlich?
Bei kundenrelevanten, wiederkehrenden oder komplexen Problemen, die Containment, bestätigte Ursache, dauerhafte Maßnahme und Wirksamkeitsnachweis benötigen.
Welche Daten sollte ein EMS-Lieferant rückverfolgen?
Mindestens Material-/PCB-/Bauteillose, Programme, relevante Prozess- und Testdaten, Abweichungen, Reparaturen und Seriennummerngenealogie gemäß Vertrag.
Welche Dateien benötigt HILPCB für eine Yield-Analyse?
PCB-/PCBA-Fertigungsdaten, BOM, Programme/Testanforderungen, Mengen, Revisionen sowie vorhandene Fehler-, Rework-, Yield- und Reklamationsdaten.
Fazit: Ausbeute durch Daten, Ursachenbeweis und Standardisierung verbessern
PCB- und PCBA-Yield steigt nachhaltig, wenn das Team Messfehler von Prozessfehlern trennt, Defekte wirtschaftlich priorisiert und Ursachen am Entstehungsort bestätigt. DFM, SPI/AOI, Test, SPC und MES sind dabei Werkzeuge, keine alleinige Lösung. Die Roadmap wird erst wirksam, wenn Gegenmaßnahmen nachweisbar helfen und anschließend in Regeln, Programme, PFMEA, Control Plan und Lieferantenvereinbarung übernommen werden.