À l'ère des technologies axées sur les données, les centres de données servent de moteurs du monde numérique, les serveurs agissant comme leurs unités de puissance centrales. Au plus profond de ces systèmes complexes, une carte de circuit imprimé apparemment ordinaire – la PCB de stockage pour centre de données – dicte silencieusement les performances, la stabilité et l'évolutivité de l'ensemble du centre de données. Du stockage massif de données au calcul d'IA en temps réel, chaque opération de lecture et d'écriture repose sur ce substrat hautement conçu. Ce n'est plus seulement un support pour connecter des puces, mais un système sophistiqué intégrant des canaux à haute vitesse, une alimentation électrique stable et une gestion thermique efficace.

Avec l'adoption généralisée des technologies de bus de nouvelle génération comme PCIe 5.0/6.0 et CXL, les taux de transfert de données augmentent de manière exponentielle, présentant des défis sans précédent pour la conception et la fabrication de PCB. Des problèmes tels que l'atténuation du signal, la diaphonie, le bruit d'alimentation et l'accumulation de chaleur peuvent entraîner des goulots d'étranglement de performance ou même des défaillances du système s'ils sont négligés. En tant qu'experts avec des années d'expérience dans la fabrication complexe de PCB, Highleap PCB Factory (HILPCB) s'engage à dévoiler les technologies clés derrière les PCB de stockage pour centres de données, vous aidant à relever les défis des exigences de haute vitesse et de haute densité.

Pourquoi la PCB de stockage pour centre de données est-elle la pierre angulaire de la performance ?

Une PCB de stockage pour centre de données haute performance est la base pour maximiser le potentiel des sous-systèmes de stockage de serveurs. Elle héberge des CPU, de la mémoire, des SSD NVMe, des cartes d'interface réseau (NIC) et divers puces de gestion, les connectant en un tout organique via des milliers de pistes précisément acheminées. La qualité de sa conception a un impact direct sur les métriques de performance clés suivantes :

1. Bande passante de transfert de données : Les chemins de signal de la PCB doivent fonctionner comme des autoroutes lisses et larges, assurant une transmission de données sans perte et à haute vitesse de la source à la destination. Toute désadaptation d'impédance ou perte de matériau peut limiter la bande passante effective.
2. Latence d'accès : Dans des applications comme le trading financier ou l'analyse en temps réel, même des retards de l'ordre de la nanoseconde sont importants. Les agencements de PCB optimisés peuvent raccourcir les chemins de signal, réduire les retards de transmission et améliorer la réactivité du système de stockage.
3. Fiabilité du système : Les centres de données exigent un fonctionnement ininterrompu 24h/24 et 7j/7. L'intégrité de l'alimentation et les conceptions de gestion thermique de la PCB affectent directement la durée de vie des composants et la stabilité du système. Que ce soit pour les PCB de centre de données cloud à grande échelle ou les PCB de centre de données edge compactes, la fiabilité est non négociable.
4. Évolutivité : Une PCB bien conçue doit pouvoir accueillir de futures mises à niveau, telles que des interfaces plus rapides ou des dispositifs de stockage supplémentaires, ce qui est particulièrement critique pour les PCB de centre de données modulaires flexibles. Essentiellement, la qualité de conception d'une PCB de stockage pour centre de données définit le plafond de performance de l'ensemble du système de stockage du serveur.

Comment relever les défis de l'intégrité du signal haute vitesse à l'ère du PCIe 5.0/6.0 ?

Avec l'adoption du PCIe 5.0 (32 GT/s) et l'arrivée du PCIe 6.0 (64 GT/s), les fréquences des signaux sont entrées dans la gamme des GHz. À ces fréquences, les pistes de PCB ne sont plus de simples fils mais des systèmes de lignes de transmission complexes. Assurer l'intégrité du signal (SI) est devenu la priorité absolue en matière de conception.

• Contrôle précis de l'impédance: L'impédance rencontrée par les signaux pendant la transmission doit rester constante (généralement une impédance différentielle de 85Ω ou 100Ω). Tout changement brusque d'impédance peut provoquer des réflexions de signal, entraînant de la gigue et des erreurs binaires. Cela exige un contrôle extrêmement strict de la largeur des pistes, de la constante diélectrique (Dk) et des processus de laminage. Des capacités de fabrication professionnelles de PCB haute vitesse sont des prérequis pour atteindre cet objectif.
• Application de matériaux à faible perte: Les matériaux FR-4 traditionnels présentent une perte diélectrique (Df) significative aux hautes fréquences, entraînant une atténuation substantielle du signal. Par conséquent, les PCB de centre de données utilisent couramment des matériaux de qualité spéciale tels que les stratifiés Mid-Loss, Low-Loss ou même Ultra-Low Loss comme Megtron 6 et Tachyon 100G pour garantir que les signaux peuvent se propager sur de plus longues distances.
• Suppression de la diaphonie: Dans le routage haute densité, les lignes de signal adjacentes interfèrent les unes avec les autres, générant du bruit de diaphonie. En optimisant l'espacement des pistes, en planifiant des lignes de blindage de masse et en utilisant des structures stripline, la diaphonie peut être efficacement supprimée pour maintenir l'intégrité du signal. Ceci est particulièrement critique pour les PCB de centres de données en colocation dans des environnements multi-locataires, car une performance stable est une garantie de qualité de service.
• Optimisation des vias: Les vias sont des structures clés dans les PCB multicouches pour connecter les pistes entre les couches, mais ils introduisent également des discontinuités dans les chemins de signaux à haute vitesse. Des techniques telles que le défonçage pour éliminer les talons de via excédentaires ou l'adoption de conceptions HDI (vias borgnes/enterrés) peuvent améliorer considérablement les performances des vias et réduire les réflexions du signal.

Comment la conception avancée de l'empilement de PCB équilibre-t-elle le signal et la puissance ?

La conception de l'empilement de PCB est l'âme de la conception des PCB de stockage pour centres de données. Un empilement bien conçu atteint l'équilibre optimal entre l'intégrité du signal, l'intégrité de l'alimentation et la compatibilité électromagnétique (CEM).

Les cartes mères de serveurs utilisent généralement des conceptions de PCB multicouches de 12 à 24 couches, voire plus. Une structure d'empilement typique comprend :

• Couches de signaux : Utilisées pour le routage des paires différentielles à haute vitesse et des signaux de commande à basse vitesse. Les couches de signaux à haute vitesse sont généralement placées entre des plans de masse ou d'alimentation pour former des structures stripline ou microstrip, offrant des chemins de retour clairs et un blindage efficace.
• Plans de masse : Fournissent une référence stable de 0V et servent de chemins de retour pour tous les signaux. Les plans de masse solides suppriment efficacement le bruit et la diaphonie tout en réduisant le rayonnement EMI.
• Plans d'alimentation : Fournissent des chemins de courant à faible impédance pour les composants de haute puissance comme les CPU, la mémoire et les ASIC. Plusieurs domaines d'alimentation (par exemple, +12V, +5V, +3.3V, +1.8V) sont souvent partitionnés.

Un excellent empilement suit le principe du "miroir" – une structure symétrique – pour éviter la déformation du PCB pendant le soudage par refusion due à des contraintes thermiques inégales. En tant que fabricant expérimenté, HILPCB collabore étroitement avec les équipes de conception des clients pour fournir des recommandations professionnelles sur l'empilement, atténuant les risques potentiels de fabrication et de performance à la source.

Quelles sont les stratégies fondamentales pour la conception de l'intégrité de l'alimentation (PDN) ?

L'objectif d'un réseau de distribution d'énergie (PDN) est de fournir une alimentation stable et propre aux puces. Dans les serveurs de centres de données, des composants comme les CPU et les FPGA peuvent consommer des centaines de watts avec des demandes de courant transitoires. Une mauvaise conception du PDN entraîne des chutes de tension (IR Drop) et du bruit d'alimentation, pouvant potentiellement provoquer des pannes système.

Les stratégies fondamentales de conception du PDN incluent :

1. Conception de chemin à faible impédance : L'utilisation de plans d'alimentation et de masse larges avec une épaisseur de cuivre accrue réduit efficacement l'impédance CC. Pour les zones à densité de courant ultra-élevée, la technologie de PCB à cuivre épais (par exemple, 3oz ou plus épais) améliore considérablement la distribution de puissance et réduit la génération de chaleur.
2. Réseau hiérarchique de condensateurs de découplage : Placement stratégique de condensateurs de découplage de valeurs variées autour de la puce. Les condensateurs de masse (par exemple, électrolytiques, au tantale) gèrent les fluctuations de courant à basse fréquence, tandis que les petits condensateurs céramiques (MLCC) sont placés près des broches de la puce pour filtrer le bruit haute fréquence.
3. Disposition du VRM (Module Régulateur de Tension) : Placer le VRM aussi près que possible de la puce qu'il alimente afin de minimiser les chemins à courant élevé, réduisant ainsi les pertes de transmission et l'inductance parasite. Ceci est particulièrement critique pour les conceptions de PCB de centre de données modulaires avec des capacités d'échange à chaud, car cela assure une réponse rapide et une stabilité de l'alimentation.