Une fois que le temps de montée descend en dessous de 100–200 ps (cent à deux cents picosecondes) ou que le débit de données dépasse 10 Gbps (dix gigabits par seconde), le comportement des interconnexions domine les performances globales du système. Notre conception haute vitesse se concentre sur trois piliers : la perte d'insertion (matériau Df 0,001–0,004 — zéro point zéro zéro un à zéro point zéro zéro quatre), le contrôle d'impédance (tolérance cible ±5 % — plus/moins cinq pour cent) et l'impédance du réseau de distribution d'alimentation (PDN). En utilisant une conception d'impédance contrôlée et l'élimination des moignons résiduels par perçage arrière, nous maintenons une hauteur d'œil ouverte et un jitter contrôlé pour respecter les budgets d'égalisation CTLE/DFE et des cibles BER aussi basses que 10⁻¹² (une erreur par trillion de bits).

La sélection des matériaux correspond à la fois au budget de perte et à la portée du signal. Par exemple, Megtron 6 (Df ≈0,002 — zéro point zéro zéro deux à 10 GHz) prend en charge 28 Gbps NRZ sur 12–15 pouces (douze à quinze pouces).

Tachyon 100G et Isola I-Speed avec du cuivre à faible rugosité étendent les canaux PAM4 56–112 Gbps (cinquante-six à cent douze gigabits par seconde) à 20–25 pouces (vingt à vingt-cinq pouces). Le cuivre à profil bas (Ra ≤1,5 μm — inférieur ou égal à un point cinq micromètres) réduit la perte d'insertion de 3–8 % (trois à huit pour cent) par rapport aux feuilles standard. Pour l'optimisation diélectrique, consultez notre guide des matériaux haute fréquence et nos options d'empilement HDI PCB.

Risque critique : Des transitions de via médiocres, des changements de plan de référence non contrôlés ou des effets de tissage de fibres peuvent entraîner un délai de propagation, une conversion de mode et une fermeture de l'œil au-delà de la capacité de récupération. Une épaisseur de placage inégale augmente également la résonance des moignons de via et la perte de retour, dégradant la conformité du canal.

Notre solution : Nous appliquons une simulation d'intégrité du signal en utilisant des solveurs de paramètres S et de champ 3D pour la validation pré-conception. L'optimisation des via est vérifiée par perçage arrière et corrélation TDR/VNA pour garantir que la variation d'impédance reste dans ±3 % (plus/moins trois pour cent). Chaque conception subit une validation par réflectométrie dans le domaine temporel (TDR) et un diagramme de l'œil conformément aux normes IEEE 802.3/CEI. Pour les systèmes à portée ultra-longue ou mixtes, des constructions hybrides combinant des cartes backplane et des cartes haute fréquence permettent d'atteindre un équilibre entre intégrité du signal et contrôle thermique.