PCB IPU : Relever les défis de haute vitesse et de haute densité des PCB de serveurs de centres de données

Avec la croissance explosive du cloud computing, de l'intelligence artificielle et des applications de mégadonnées, les centres de données modernes sont confrontés à des goulots d'étranglement de performance sans précédent. Les architectures traditionnelles centrées sur le CPU peinent à gérer efficacement les charges de travail massives de réseau, de stockage et de sécurité. Dans ce contexte, l'Infrastructure Processing Unit (IPU) est apparue comme un moteur clé dans l'évolution des architectures de centres de données. Cependant, les performances puissantes des IPU imposent également des exigences extrêmes à leur plateforme de support – la carte de circuit imprimé (PCB). Un PCB IPU n'est pas seulement une carte de circuit ; c'est un chef-d'œuvre d'ingénierie qui intègre des signaux à haute vitesse, une consommation d'énergie massive et des défis thermiques extrêmes.

En tant que fournisseur leader de solutions PCB, Highleap PCB Factory (HILPCB) met à profit sa profonde expertise dans la fabrication de PCB haute vitesse et haute densité pour offrir des services exceptionnels de fabrication et d'assemblage de PCB IPU aux clients mondiaux de centres de données. Cet article explore les défis techniques fondamentaux des PCB IPU et démontre comment les processus avancés et les capacités d'ingénierie de HILPCB aident les clients à naviguer avec succès dans ce domaine complexe.

Qu'est-ce qu'une IPU et son impact révolutionnaire sur la conception de PCB ?

L'IPU, parfois appelée Unité de Traitement de Données (DPU) ou SmartNIC, est un processeur multi-cœur hautement programmable. Sa mission principale est de décharger les tâches d'infrastructure (telles que les réseaux virtualisés, les protocoles de stockage et les politiques de sécurité) traditionnellement gérées par les CPU, libérant ainsi de précieuses ressources CPU pour se concentrer sur l'exécution des applications.

Ce changement architectural a des implications profondes pour la conception de PCB :

1. Interfaces E/S massives à haute vitesse: Les IPU doivent traiter simultanément des flux de données provenant des CPU (via PCIe), des réseaux (via Ethernet haute vitesse) et du stockage (via NVMe-oF). Cela signifie que les PCB des IPU doivent prendre en charge des interfaces ultra-rapides comme PCIe 5.0/6.0 et Ethernet 100G/200G/400G, avec des débits de signal atteignant 32 GT/s ou plus.
2. Densité de puissance stupéfiante: Une IPU haute performance peut facilement dépasser 300 watts de consommation électrique, surpassant de loin les cartes réseau traditionnelles. Cela exige un réseau de distribution d'énergie (PDN) exceptionnellement robuste sur le PCB pour assurer une alimentation électrique stable et propre sous des charges de courant élevées.
3. Densité de routage sans précédent: Les IPU utilisent généralement de grands boîtiers Ball Grid Array (BGA) avec un nombre de broches se chiffrant en milliers. Le routage de ces broches dans un espace PCB limité tout en respectant des règles strictes pour les signaux haute vitesse nécessite des technologies avancées comme l'interconnexion haute densité (HDI). Ces défis élèvent collectivement les PCB IPU au sommet de la technologie moderne de fabrication de PCB, avec des complexités de conception et de fabrication rivalisant avec celles des cartes mères de serveurs elles-mêmes.

Comment les PCB IPU relèvent-elles les défis sans précédent de l'intégrité du signal à haute vitesse ?

L'intégrité du signal (SI) est la pierre angulaire pour assurer une transmission de données précise et sans erreur dans les liaisons à haute vitesse et constitue l'un des défis les plus redoutables de la conception de PCB IPU. Lorsque les débits de signal atteignent des dizaines de Gbps, même les moindres imperfections physiques peuvent provoquer des erreurs de données ou même des pannes système.

Pour relever ces défis, la conception des PCB IPU doit adhérer aux principes fondamentaux suivants :

• Application de matériaux à très faible perte: Les matériaux FR-4 traditionnels présentent une perte excessive aux hautes fréquences et ne peuvent pas répondre aux exigences. Les conceptions doivent utiliser des matériaux stratifiés à très faible perte (par exemple, Tachyon 100G) ou à perte extrêmement faible (par exemple, Megtron 6/7/8) pour minimiser l'atténuation du signal.
• Précision extrême du contrôle d'impédance: Les paires différentielles à haute vitesse doivent maintenir l'impédance à ±5 % de la valeur cible (par exemple, 85Ω, 90Ω ou 100Ω). Cela exige des fabricants qu'ils contrôlent précisément l'épaisseur du cuivre, l'épaisseur du diélectrique et la largeur des pistes. HILPCB atteint une précision de contrôle d'impédance leader de l'industrie grâce à des processus avancés de gravure et de laminage.
• Conception et Optimisation Avancées des Vias: Les vias sont la principale source de discontinuités du chemin de signal dans les cartes multicouches. Pour les PCB IPU, la technologie de contre-perçage doit être utilisée pour éliminer les stubs de via excédentaires, réduisant ainsi les réflexions de signal. Simultanément, des conceptions optimisées de pastilles et d'anti-pastilles de via sont essentielles pour minimiser la diaphonie.
• Gestion de la Diaphonie et du Timing: Dans les zones densément routées, le couplage électromagnétique entre les lignes de signal adjacentes peut induire de la diaphonie. Des stratégies de conception telles que l'augmentation de l'espacement des pistes, l'optimisation des couches de routage et l'utilisation de pistes de garde de masse sont essentielles pour supprimer la diaphonie. Ceci est particulièrement important pour assurer la stabilité des liaisons dans les protocoles à faible latence comme le PCB RoCE (RDMA over Converged Ethernet). Que ce soit pour les PCB Ethernet 50G émergents ou les solutions matures, l'intégrité du signal est la pierre angulaire de la performance.

Obtenir un devis PCB

Pourquoi la conception avancée de l'empilement est-elle la pierre angulaire du succès des PCB IPU ?

Si les matériaux sont la « chair et le sang » d'un PCB IPU, alors la conception de l'empilement est son « squelette ». Une structure d'empilement bien conçue est la condition préalable à l'obtention d'une bonne intégrité du signal, d'une bonne intégrité de l'alimentation et de bonnes performances thermiques. Pour un PCB IPU typique avec 20 couches ou plus, sa conception d'empilement est bien plus complexe qu'on ne pourrait l'imaginer.

Les considérations clés incluent :

• Couplage étroit entre les couches de signal et les plans de référence : Les couches de signal haute vitesse doivent être adjacentes à un plan de masse (GND) ou d'alimentation (PWR) complet et ininterrompu. Cette structure micro-ruban ou stripline fournit un chemin de retour clair, contrôle efficacement l'impédance et supprime les interférences électromagnétiques (EMI).
• Disposition stratégique des couches d'alimentation et de masse: L'appariement des couches d'alimentation et de masse crée un condensateur à plaques parallèles naturel, offrant un chemin à faible impédance pour les courants haute fréquence, ce qui est essentiel pour améliorer l'intégrité de l'alimentation.
• Empilement symétrique et équilibré: Pour éviter le gauchissement du PCB causé par des contraintes thermiques inégales pendant les processus de fabrication et d'assemblage, la conception de l'empilement doit maintenir la symétrie. Les ingénieurs de HILPCB effectuent des contrôles de symétrie rigoureux pendant la phase de conception.
• Application approfondie de la technologie HDI: Pour relever les défis de fan-out posés par les milliers de broches de la puce IPU, la technologie PCB HDI doit être utilisée. En utilisant des microvias (percés au laser) et des vias enterrés, des interconnexions haute densité entre les couches peuvent être réalisées sans sacrifier la surface de la carte, libérant ainsi un espace précieux pour le routage des signaux critiques. Cette technologie est tout aussi vitale pour les PCB de commutateurs TOR complexes.

Comment construire un réseau de distribution d'énergie (PDN) robuste pour les puces IPU de plusieurs centaines de watts ?

Alimenter une puce IPU avec une consommation électrique allant jusqu'à 300 watts et un courant de fonctionnement dépassant 200 ampères est le test ultime de l'intégrité de l'alimentation (PI). Un PDN mal conçu peut entraîner de graves chutes de tension (chute IR) et du bruit, impactant directement le fonctionnement stable de l'IPU.

La construction d'un PDN robuste nécessite une approche systématique :

1. Disposition optimisée des VRM multiphases: Les modules régulateurs de tension (VRM) doivent être placés aussi près que possible de la puce IPU afin de raccourcir les chemins à courant élevé et de réduire la résistance et l'inductance.
2. Plans d'alimentation et de masse à grande surface: L'utilisation de plusieurs couches complètes d'alimentation et de masse, associée à la technologie du cuivre épais, peut réduire considérablement la résistance CC du PDN.
3. Réseau massif de condensateurs de découplage: Des centaines de condensateurs de découplage avec des valeurs de capacité variables doivent être densément agencés sous la zone BGA de la puce IPU. Ces condensateurs forment un réseau de filtrage complet des basses aux hautes fréquences, fournissant un réapprovisionnement énergétique instantané lors des changements de charge transitoires.
4. Conception de vias à faible inductance: Les réseaux d'alimentation et de masse nécessitent de nombreux vias pour connecter différentes couches. L'optimisation de la conception des vias, telle que l'utilisation de "réseaux de vias" formés par plusieurs vias parallèles, peut réduire efficacement l'inductance du chemin.

Des premières cartes PCB Ethernet 10G aux cartes PCB Ethernet 40G grand public, la complexité de la conception de l'alimentation a augmenté de manière exponentielle, et les cartes PCB IPU ont poussé ce défi vers de nouveaux sommets.

Répond aux exigences les plus complexes en matière de câblage et de couches d'alimentation Épaisseur de la carte/Rapport d'aspect 18:1 Assure la fiabilité du placage pour les cartes épaisses avec des trous profonds Largeur/espacement minimum des pistes 2.5/2.5 mil (0.0635mm) Prend en charge le fan-out BGA haute densité et le routage de paires différentielles Tolérance de contrôle d'impédance ±5% Assure la qualité de la transmission des signaux à haute vitesse Contrôle de la profondeur de contre-perçage ±0.05mm Élimine précisément les stubs de via pour optimiser l'intégrité du signal Matériaux supportés Megtron, Tachyon, Rogers, etc. Offre une gamme complète d'options de matériaux haute vitesse et haute fréquence