via filling material guide : 20 questions fréquentes sur stackup & matériaux (avec checklist)

Introduction : de “via filling material guide” à une vision globale du stackup

Dans le PCB design moderne (high-speed, high-frequency, high-density), le choix du stackup et des matériaux dépasse largement les fonctions “isolation” et “conduction”. Il conditionne la signal integrity, la power integrity, le thermal management, la fiabilité, mais aussi le coût de fabrication et le yield. Une décision apparemment mineure—par exemple une option dans une via filling material guide—peut impacter durablement les performances d’un système.

Cette page répond à 20 FAQ clés rencontrées par les ingénieurs. Nous partons des bases FR-4 vs matériaux high‑speed, puis descendons vers Dk/Df variance, glass weave effects et resin flow, et élargissons à hybrid stackup, impedance control, contraintes thermiques et fiabilité. Que vous soyez en train de traiter un stackup faq côté design ou un material troubleshooting côté production, vous trouverez des métriques claires, des solutions actionnables et des mesures préventives.

---

Index rapide FAQ matériaux/stackup

N°	Topic	Key Metrics	Suggestion
1	Via Filling : choix du matériau	conductivité, CTE, fill	Conductive paste vs non‑conductive resin selon besoins électrique/thermique/plug
2	FR-4 vs. High-Tg FR-4	Tg, Td, CTE	≥6 couches, lead‑free reflow ou high‑power : privilégier High‑Tg
3	Matériaux high‑speed (Rogers/Megtron)	Dk, Df, stabilité fréquence	Df < 0.005 comme seuil pratique ; choisir selon fréquence et coût
4	Pourquoi Dk/Df datasheet “n’est pas exact” ?	fréquence test, Resin Content, post‑lam Dk	Utiliser données post‑lam ou base matériaux HILPCB
5	Prepreg Resin Content (RC)	dielectric thickness, flow, fill	RC élevé remplit mieux mais flue ; RC faible plus stable mais remplit moins
6	Glass weave (106, 1080, 2116)	densité, resin window, Dk uniform	Pour HF/diff : flat glass comme 1065/1078
7	Glass Weave Skew mitigation	angle routage, weave	Routage à 10–20° vs axes X/Y, ou flat‑glass / glass‑free
8	Hybrid Stackup challenges	CTE mismatch, lamination params, chimie	Valider avec le labo hybrid lamination de HILPCB (pilot)
9	Simulation d’impédance vs TDR	etch comp, resin flow, post‑lam Dk	Utiliser paramètres fab et exiger impedance Coupon
10	Surface finish et SI	skin effect, insertion loss (S21)	>10GHz : éviter ENIG ; préférer ENEPIG ou OSP
11	Warpage control	symétrie, copper balance, CTE	Stackup/copper/PP/Core strictement symétriques
12	Solder Mask selection	thickness, Dk, tenue thermique	LPI pour high‑density/BGA ; intégrer l’épaisseur au modèle
13	Core vs Prepreg	stabilité, tolérance	Core plus précis en épaisseur : mieux pour couches d’impédance critiques
14	Impact des paramètres de lamination	ramp rate, pressure, vacuum	Profil incorrect → delamination/voids ; suivre la spec matériau
15	Choix matériaux FPC	PI, adhésif, coverlay	adhesiveless PI pour dynamique ; adhesive‑based PI pour statique
16	Matériau clé MCPCB	base Al/Cu, dielectric thermique	Thermal Conductivity (W/m·K) est central + breakdown voltage
17	CAF : risque & prévention	interface glass/resin, contamination ionique	matériaux anti‑CAF, drilling optimisé, stockage sec
18	Moisture Absorption	MSL, bake	HF/high‑reliability : bake avant lamination et assembly
19	Performance vs coût	grade, sourcing	low‑loss uniquement où nécessaire ; optimiser couche par couche
20	Validation matériaux alternatifs	comparaison, essais	alternatives de même grade, idéalement déjà validées (HILPCB)

---

20 FAQ clés (détail)

Partie 1 : choix matériaux et compréhension des paramètres

Q1 : Quel est le cœur d’une via filling material guide ? Comment choisir le via fill ?

• Question : Pour un Via‑in‑Pad sous BGA, faut‑il un remplissage conductive ou non‑conductive ?
• Scénario typique : Pour augmenter la densité et raccourcir les chemins, on place des vias dans les pads (VIPPO/POFV). Le fill impacte directement la soudabilité et la fiabilité.
• Métriques / tests :
  • Conductive Fill : résistivité (< 1 mΩ·cm), Thermal Conductivity (10–20 W/m·K). Avantage : chemin électrique/thermique supplémentaire.
  • Non‑Conductive Fill : CTE (< 40 ppm/°C), Tg (> 150°C). Avantage : meilleur match CTE, fiabilité souvent meilleure, coût plus bas.
• Solution :
  • Conductive fill : utile quand le via sert aussi de thermal path (ex. under high‑power). Coût plus élevé et risque de silver migration.
  • Non‑conductive fill : choix mainstream. Plug du via, réduction du solder wicking, joint BGA plus robuste. Après fill : Plated Over pour pad plan.
• Prévention : définir la fonction du via dès le début. Si c’est majoritairement électrique : non‑conductive + Plated Over. HILPCB propose plusieurs résines de fill selon les exigences de fiabilité.

Q2 : Quand passer de FR‑4 standard à High‑Tg FR‑4 ?

• Question : Mon produit chauffe—FR‑4 standard suffit‑il ?
• Scénario typique : PCB 8 couches, plusieurs composants high‑power, lead‑free reflow (peak 260°C).
• Métriques / tests :
  • Tg : FR‑4 standard (S1141) ~130–140°C ; High‑Tg FR‑4 (S1000-2M) Tg > 170°C.
  • Td : High‑Tg souvent Td > 340°C.
  • Z‑CTE : sous Tg, Z‑CTE plus faible → meilleure via reliability.
• Solution : passer à High‑Tg si l’un des points suivants est vrai :
  1. couches ≥ 6 ;
  2. lead‑free reflow ;
  3. présence de composants high‑power / high‑heat ;
  4. environnement sévère.
• Prévention : intégrer les exigences Tg dans la design spec dès le lancement.

Q3 : Comment choisir Rogers, Megtron ou d’autres matériaux high‑speed ?

• Question : Data rate 25Gbps—FR‑4 peut encore passer ?
• Scénario typique : server motherboard ou communication backplane ; diff >10Gbps.
• Métriques / tests :
  • Df (critère principal) :
    • Mid‑Loss : Df ≈ 0.005–0.01 (ex. TU-872LK)
    • Low‑Loss : Df ≈ 0.003–0.005 (ex. Megtron 4)
    • Ultra‑Low‑Loss : Df < 0.002 (ex. Rogers RO4350B, Megtron 6)
  • Stabilité Dk vs fréquence : les matériaux high‑speed sont plus stables sur large bande.
• Solution :
  • < 5Gbps : high‑performance FR‑4 (ex. S1000-2M) peut suffire.
  • 5–15Gbps : mid‑loss ou low‑loss.
  • > 15Gbps : ultra‑low‑loss requis.
• Prévention : utiliser des outils SI (Si9000/ADS) et des S‑parameters pour simuler la perte de canal. Choisir le matériau le plus économique respectant budget et margin. La stackup simulation HILPCB s’appuie sur des données mesurées.

Q4 : Pourquoi Dk/Df datasheet diffère du réel ?

• Question : simulation avec Dk 4.2, impédance mesurée trop élevée.
• Scénario typique : valeurs datasheet génériques ; TDR sur impedance Coupon hors tolérance >10%.
• Métriques / tests :
  • Méthode de mesure : datasheet (cavité résonante) vs microstrip/stripline.
  • Resin Content : Dk/Df varie avec le RC.
  • Effet post‑lam : la lamination modifie légèrement les propriétés ; Dk augmente souvent un peu.
• Solution : demander des valeurs “post‑lamination” spécifiques au modèle et à l’épaisseur Core/PP.
• Prévention : travailler avec une fab disposant d’une base matériaux et de capacités de test (HILPCB).

Q5 : Prepreg RC élevé vs faible : quelle différence ?

• Question : même PP (ex. 2116) avec plusieurs RC—que choisir ?
• Scénario typique : 8 couches avec large inner copper ; PP doit remplir les gaps après etch.
• Métriques / tests :
  • Flow/fill : RC élevé (ex. 2116 RC 65%) remplit mieux, réduit les voids.
  • Post‑lam thickness : RC élevé compresse davantage → contrôle d’épaisseur plus difficile.
  • Dk : RC plus élevé tend à réduire Dk.
• Solution :
  • patterns complexes / copper élevé : RC plus élevé.
  • couches d’impédance critiques : RC moyen/faible ou Core.
  • HDI blind‑via fill : souvent RC élevé.
• Prévention : discuter copper balance et combinaison de PP avec l’ingénieur process du fab.

Partie 2 : signal integrity et process de fabrication

Q6 : Comment le choix de glass weave améliore la SI ?

• Question : eye opening insuffisant sur diff pair—matériau en cause ?
• Scénario typique : 100G Ethernet ; jitter augmente après routage.
• Métriques / tests :
  • Weave standard (ex. 7628) : resin window large → Dk local non uniforme.
  • Flat glass (1065/1078/1086) : weave plus dense → Dk plus uniforme.
• Solution : pour les diff high‑speed, surtout >10Gbps, choisir flat glass (1078 ou 2116) pour réduire diff‑to‑common conversion et jitter.
• Prévention : spécifier flat glass sur les nets critiques.

Q7 : Qu’est‑ce que Glass Weave Skew et comment le réduire ?

• Question : deux diff traces parallèles, delay différent—pourquoi ?
• Scénario typique : un trace sur un glass bundle (Dk local plus élevé), l’autre sur resin window (Dk plus bas) → skew.
• Métriques / tests : mesure du skew avec TDR.
• Solution :
  1. Zig‑Zag routing : 10–20° vs axes X/Y pour “moyenner” le Dk.
  2. Flat glass : voir Q6.
  3. Glass‑free : Rogers RO3000, mais coût élevé.
• Prévention : imposer un routage angulé sur les diff pairs critiques (glass weave skew mitigation).

Q8 : Hybrid Stackup : quels risques et défis ?

• Question : Rogers en RF et FR‑4 en digital pour réduire le coût—faisable ?
• Scénario typique : RO4350B pour matching, High‑Tg FR‑4 pour control/power.
• Métriques / tests :
  • CTE mismatch : PTFE vs epoxy → stress en cycles thermiques, delamination ou via cracking.
  • Fenêtres de lamination incompatibles : profils température/pressure/time différents.
  • Compatibilité chimique : Prepreg doit bond correctement sur les deux Core.
• Solution :
  • utiliser un Prepreg dédié hybrid (Rogers 2929/4450F bondply) ;
  • stackup symétrique ;
  • travailler avec une fab expérimentée. HILPCB hybrid lamination lab valide les paramètres via un pilot run.
• Prévention : consulter la fab avant de figer l’hybrid stackup, et utiliser des combinaisons validées.

Q9 : Pourquoi l’impédance simulée et le TDR diffèrent ?

• Question : target 50Ω, sim 50.1Ω, TDR 55Ω.
• Scénario typique : première fabrication hors ±10%.
• Métriques / tests :
  • Etch Compensation : outer layer se rétrécit, inner layer s’élargit ; valeurs spécifiques au fab.
  • Resin flow : le PP remplit les gaps ; la thickness finale (H) est plus faible que la thickness PP nominale.
  • Vacuum lamination effect : Dk peut varier légèrement.
• Solution :
  1. demander les valeurs d’etch comp au fab et les utiliser dans votre field solver ;
  2. utiliser un outil stackup calibré production (ex. HILPCB stackup simulation) ;
  3. exiger un impedance Coupon et un rapport TDR à chaque build.
• Prévention : considérer l’impedance control comme un travail design‑fab conjoint.

Q10 : Comment le Surface Finish impacte les signaux high‑speed ?

• Question : ENIG est courant—quel impact ?
• Scénario typique : 56Gbps PAM4 SerDes, eye margin insuffisante.
• Métriques / tests :
  • Skin Effect : le Nickel en ENIG augmente la perte.
  • S21 : ENIG se dégrade nettement au‑delà de 10GHz.
• Solution :
  • >10GHz : éviter ENIG.
  • Recommandé : ENEPIG est meilleur (Pd isole Nickel). OSP et Immersion Silver sont très bons en HF mais shelf life limitée.
• Prévention : s’appuyer sur un surface finish comparison et intégrer la perte du finish au modèle SI.

---

Besoin d’un support stackup professionnel ? De la sélection matériaux à la simulation d’impédance, notre équipe peut vous aider. Demander un stackup review gratuit

---

Partie 3 : fiabilité, process spéciaux et coût

Q11 : Comment concevoir le stackup pour contrôler le PCB warpage (Warpage) ?

• Question : grand PCB fortement courbé après reflow.
• Scénario typique : backplane 300×400mm, impossible à monter à plat après SMT assembly.
• Métriques / tests : Bow and Twist, requirement typique < 0.75%.
• Solution :
  • Symétrie : stackup strictement symétrique (Core/PP/thickness/copper en miroir).
  • Copper balance : éviter de gros plans cuivre sans miroir ; utiliser des hatched fills.
  • Cohérence matériaux : même supplier/série pour aligner le CTE.
• Prévention : pcb warpage control = symétrie et copper balance dès le layout.

Q12 : Quel impact du Solder Mask sur le PCB ?

• Question : solder mask dams se décollent et provoquent des shorts BGA.
• Scénario typique : BGA 0.4mm pitch ; précision mask insuffisante.
• Métriques / tests :
  • Mask type : LPI pour high‑density.
  • Mask thickness : influence légèrement l’impédance externe (Dk ~3.3–3.8).
  • Couleur : Matte Black est défavorable à l’AOI ; green est le plus mature.
• Solution :
  • spécifier LPI haute précision ;
  • intégrer thickness/Dk dans le modèle pour les lignes critiques externes ;
  • choisir green sauf contrainte optique/esthétique.
• Prévention : cœur d’un solder mask selection tutorial : fixer mask type/thickness dans les notes de fabrication.

Q13 : Core vs Prepreg : comment arbitrer ?

• Question : peut‑on tout faire en Prepreg ?
• Scénario typique : empilement de PP pour ajuster la thickness.
• Métriques / tests :
  • Tolérance : Core ±5% ; PP post‑lam souvent ±10% ou pire.
  • Stabilité dimensionnelle : Core (fully cured) est plus stable.
• Solution :
  • couches d’impédance critiques : préférer Core ;
  • PP pour bonding et fill ;
  • respecter la symétrie.
• Prévention : considérer Core comme des “briques précises” et PP comme une “colle malléable”.

Q14 : Quel impact des paramètres de lamination (température, pressure) ?

• Question : white spots/delamination—matériau ou process ?
• Scénario typique : micro delamination après thermal shock.
• Métriques / tests : cross‑section (cure, voids, interfaces).
• Solution : généralement process :
  • ramp trop rapide ;
  • pressure insuffisante/irrégulière ;
  • cure time/temp insuffisante (Tg plus bas).
• Prévention : suivre le profile fournisseur ; privilégier vacuum lamination et process control strict (HILPCB).

Q15 : FPC : spécificités du choix matériaux

• Question : FPC cassé après flexions répétées.
• Métriques / tests : PI (adhesiveless vs adhesive‑based), RA Copper vs ED Copper, coverlay.
• Solution :
  • dynamique : adhesiveless PI + RA Copper ;
  • statique : adhesive‑based PI + ED Copper.
• Prévention : définir le scénario (dynamique/statique) et le nombre/rayon de flexion. Voir flex PCB à noyau métallique.

Q16 : MCPCB : quel paramètre matériau est le plus critique ?

• Question : LED board chauffe et se dégrade.
• Métriques / tests : Thermal Conductivity (W/m·K) et Breakdown Voltage.
• Solution : 1–3 W/m·K standard ; 5–10 W/m·K pour high‑power.
• Prévention : estimer la résistance thermique depuis le TDP et choisir un PCB à noyau métallique approprié.

Q17 : CAF : définition et prévention

• Question : shorts intermittents en environnement humide.
• Métriques / tests : cross‑section montrant des filaments de migration ionique.
• Solution : matériaux CAF‑resistant, drilling quality + plasma desmear, règles via‑to‑via spacing.
• Prévention : pour high‑reliability/harsh env, spécifier CAF‑resistant dès le choix matériau.

Q18 : Moisture Absorption : impact en fabrication et assembly

• Question : “popcorning” en reflow.
• Solution : bake selon MSL ; vacuum packing avec dessiccant.
• Prévention : en HF, l’eau (Dk≈78) dégrade fortement les performances ; contrôle humidité stock/ligne critique, y compris pour PCB assembly services.

Q19 : Optimiser le coût sans sacrifier la performance

• Solution :
  • selective material : low‑loss uniquement sur couches high‑speed ;
  • réduire layer count ;
  • alternatives locales après validation.
• Prévention : faire l’analyse coût tôt et discuter les options avec la fab.

Q20 : Matériau hors stock : comment choisir une alternative ?

• Question : FR408HR indisponible, que faire ?
• Métriques / tests : comparer Dk/Df (@ fréquence), Tg, Td, CTE, CAF ; pilot run avec impedance Coupon.
• Solution : consulter les ingénieurs matériaux HILPCB ; HILPCB material database propose des équivalents stables (ex. TU-872SLK).
• Prévention : lister 1–2 alternatives pré‑évaluées dans la BOM/notes de fabrication.

---

Stackup Review Checklist

Catégorie	Checkpoint	Parameter/Requirement	Owner
Général	Project name & revision	Clear and unique	Design Eng.
	Board thickness & tolerance	e.g., 1.6mm ±10%	Design Eng.
	Layer count	e.g., 12 Layers	Design Eng.
	Min trace/space	e.g., 3/3 mil	Layout Eng.
	Finished copper thickness	e.g., outer 1oz, inner 0.5oz	Design Eng.
Matériaux	Core/PP model	e.g., S1000-2M or RO4350B	SI Eng.
	Tg/Td/CTE	Meets environment	System Eng.
	Dk/Df @ target frequency	Same as SI model	SI Eng.
	CAF-resistant required?	By environment	Reliability Eng.
	Surface finish	e.g., ENIG, OSP, ENEPIG	Design Eng.
	Solder mask color/type	e.g., Green LPI Solder Mask	Design Eng.
Structure	Symmetry	Prevent warpage	Layout Eng.
	Total thickness	Sum layers	PCB Fab
	PP RC	Fill capability	PCB Fab
	Signal adjacency	Microstrip/stripline correct	SI Eng.
	Power/GND pairing	Low-impedance loop	PI Eng.
	High-speed placement	Prefer inner stripline	SI Eng.
Impédance	Target & tolerance	e.g., 50Ω ±7%, 90Ω ±10%	SI Eng.
	Layer/width marking	Clear notes	Layout Eng.
	Plane integrity	No splits	Layout Eng.
	Impedance Coupon	Yes, specify TDR	Design Eng.
	Fab params in model	Etch comp, post‑lam Dk	SI Eng. / PCB Fab
DFM/DFA	Stackup info clarity	Complete stackup table	Design Eng.
	Hybrid need	Confirmed with fab	Design Eng. / PCB Fab
	Special processes	e.g., backdrill, VIPPO	Design Eng.
	Material availability	Avoid rare/EOL	Sourcing / PCB Fab

Conclusion

Le stackup et les matériaux combinent théorie et expérience de fabrication. Du choix des systèmes matériaux, à la glass weave et au resin flow, jusqu’au contrôle des paramètres de process, chaque détail est connecté et détermine le résultat final.

Nous espérons que ces 20 FAQ et la checklist seront une référence fiable. Les meilleurs résultats viennent d’une collaboration précoce, ouverte et continue entre designers et fabricants.

---

Prêt à concrétiser votre prochain design complexe ? HILPCB dispose d’une équipe engineering et d’une forte capacité manufacturing pour vous accompagner. Téléversez vos Gerber pour obtenir un devis

Pour le support manufacturing et assembly, contactez HILPCB Turnkey Assembly ou SMT Assembly pour des conseils DFM/DFT.

Questions fréquentes

Pourquoi ne peut-on pas choisir un matériau de remplissage de vias en regardant seulement s'il remplit bien le trou ?

Parce que le remplissage de vias ne joue pas uniquement sur la planéité interne. Il influence aussi la galvanoplastie ultérieure, la fiabilité, le comportement en cycle thermique et la stabilité d'assemblage dans les constructions denses, donc la vraie question est sa compatibilité avec l'ensemble du stack-up et du process.

Quand faut-il absolument traiter le via filling en même temps que le design du stack-up ?

Dès qu'un projet implique VIPPO, HDI, signaux haute vitesse, BGA à pas fin ou fortes exigences de fiabilité, le via filling ne peut plus être considéré comme une option ajoutée tardivement. Si la structure des trous, le système matière et la fenêtre de lamination ne sont pas évalués ensemble, les problèmes de rendement et de fiabilité apparaissent vite.

Pourquoi ne peut-on pas choisir un matériau de substitution uniquement à partir de la fiche technique en cas de pénurie ?

Parce qu'une proximité de paramètres nominaux ne garantit ni le même process window, ni le même comportement en lamination, ni les mêmes performances électriques réelles. Sur des produits high-speed ou high-reliability, il faut confirmer le remplacement par des builds pilotes, des coupons d'impédance et des essais de fiabilité.

À quel moment ce type de guide matière et stack-up est-il le plus utile ?

Il est le plus utile pendant la définition amont de la solution et la revue DFM. Plus le matériau, la structure de via, le stack-up et les limites de coût sont clarifiés tôt, moins le projet risque des reprises forcées au prototype, en certification ou lors du passage en série.

Related links

• flex PCB à noyau métallique
• PCB assembly services
• Turnkey Assembly