Fab drawing essentials: 20 domande frequenti su produzione e test

Introduzione: perché il Fab Drawing è la base della produzione PCB

Nel complesso ecosistema di produzione PCB, il Fab Drawing è l’unico “documento legale” e la single source of truth per la comunicazione tecnica. Un Fab Drawing dettagliato e accurato è il punto di partenza per alta resa e alta affidabilità—ed è il cuore di qualsiasi yield improvement roadmap. Al contrario, qualsiasi omissione, ambiguità o errore nel disegno può innescare una catena di problemi in fabbricazione, assemblaggio e test, portando a extra costi, ritardi o failure sul campo.

Questo articolo, centrato su fab drawing essentials, riassume in modo sistematico 20 problemi comuni lungo l’intero flusso—from manufacturing a quality assurance. Per ogni problema analizziamo sintomi, metriche misurabili, root cause e azioni correttive/preventive, aiutandoti a costruire un Fab Drawing “senza punti ciechi”.

---

Parte 1: Manufacturing FAQ

I problemi di manufacturing sono spesso legati a processi fisici/chimici e, nella maggior parte dei casi, la causa risale a come il Fab Drawing definisce materiali, stack-up e tolleranze.

1. Problema: perché il PCB si deforma (warpage) dopo il reflow?

• Sintomi: la scheda si incurva o si torce dopo il riscaldamento; il montaggio diventa difficile; i BGA possono mostrare open o short.
• Metriche: Warpage > 0,75% (IPC-A-610 Class 2/3). Formula: (deformazione max / diagonale PCB) × 100%.
• Root cause:
  1. Stack-up asimmetrico: nel stackup del Fab Drawing la distribuzione del rame è sbilanciata, creando mismatch di CTE.
  2. Selezione materiale errata: non è specificato un materiale High Tg, oppure si mescolano materiali con CTE diversi.
  3. Grandi aree di rame: presenti copper pour estesi senza mesh/cross-hatching, aumentando lo stress interno.
• Soluzione: baking e pressatura per raddrizzamento; è una misura di rework con efficacia limitata.
• Prevenzione:
  • Nel stackup documentation guide, richiedi uno stack-up simmetrico e copper-balanced.
  • Specifica tipi, spessori e fornitori di Core e PP.
  • Richiedi mesh/cross-hatching per aree di rame > 500 mm² e documenta la regola nelle note.

2. Problema: PTH copper thickness insufficiente o void nei fori?

• Sintomi: scarsa continuità dei via, resistenza alta, open dopo thermal shock o vibrazioni.
• Metriche: IPC-6012 Class 2: hole copper thickness media < 20 μm; Class 3 tipicamente ≥ 25 μm. Void > 1 oppure lunghezza void > 5% del diametro foro.
• Root cause:
  1. Richieste ambigue: il Fab Drawing non specifica IPC Class (2/3) o target numerici.
  2. High Aspect Ratio: Aspect Ratio > 10:1 rende il plating difficile senza indicazioni di processo dedicate.
  3. Foratura scadente: pareti del foro ruvide o smear/residui riducono la deposizione del rame.
• Soluzione: micro-section sul lotto; se non conforme, spesso è scrap.
• Prevenzione:
  • In Drill Table e note: “Hole copper thickness conforme a IPC-6012 Class 3; media ≥ 25 μm”.
  • Per Aspect Ratio > 10:1, richiedi processi potenziati (es. pulse plating).

3. Problema: Solder Mask bridge che si stacca o precisione insufficiente?

• Sintomi: i solder mask dam tra pad a passo fine (es. QFP, BGA) si staccano, causando solder bridging e short.
• Metriche: Solder Mask Dam width < 75 μm (3 mil) o distacco fisico durante SMT/reflow.
• Root cause:
  1. Solder Mask Opening definito male: opening troppo grande rispetto al pad (spesso consigliato +2–3 mil per lato).
  2. Tipo/processo non specificato: non è richiesto LDI ad alta precisione, e l’esposizione tradizionale non regge il fine pitch.
• Soluzione: riparazione manuale (costosa e poco affidabile) o riduzione della pasta con modifica del stencil.
• Prevenzione:
  • Definisci chiaramente le regole di opening in Fab Drawing o fornisci Gerber di solder mask accurati.
  • In base a soldermask exposure tutorial, specifica: “Per pitch ≤ 0,4 mm è obbligatorio il processo LDI”.

4. Problema: pulizia insufficiente e residui ionici?

• Sintomi: in condizioni di alta temperatura/umidità compaiono leakage, electrochemical migration (ECM) o dendriti, con failure del circuito.
• Metriche: Ion Chromatography > 0,65 μg/cm² (equivalente NaCl), non conforme a IPC-J-STD-001.
• Root cause: il Fab Drawing non richiede un livello di cleaness; si usa una pulizia standard senza rinforzo in zone critiche (es. sotto BGA).
• Soluzione: plasma cleaning o pulizia a ultrasuoni sui PCB finiti.
• Prevenzione: in Fab Drawing: “I PCB finiti devono rispettare IPC-J-STD-001 Class 3 e includere report test di contaminazione ionica”.

5. Problema: surface finish con spessore non uniforme o ossidazione?

• Sintomi: scarsa saldabilità e bassa resistenza di giunzione; gold finger con contatto instabile. ENIG può mostrare “Black Pad”.
• Metriche: ENIG Au < 1,27 μm (0,05 mil) o Ni < 2,54 μm (0,1 mil). OSP degrada dopo più reflow.
• Root cause:
  1. Standard non specificato: il Fab Drawing scrive “ENIG” ma non indica standard/spessori (es. IPC-4552).
  2. Scelta processo errata: secondo surface finish selection tips, viene scelto un finish inadatto per high-frequency o fine pitch (es. HASL).
• Soluzione: non riparabile; tipicamente scrap.
• Prevenzione:
  • Specifica finish e standard: “Surface finish: ENIG per IPC-4552A, Au 0,05–0,1 μm, Ni 3–6 μm”.
  • Per aree critiche (gold finger) specifica un requisito separato di hard gold più spesso.

6. Problema: Back Drilling con profondità fuori controllo e stub troppo lungo?

• Sintomi: SI scarsa su segnali ad alta velocità, con riflessioni e insertion loss elevate.
• Metriche: stub dopo backdrill > 10 mil.
• Root cause: definizione backdrill poco chiara in Fab Drawing.
  1. Profondità non definita: non è indicato se si parte dal top o dal bottom e a quale layer fermarsi.
  2. Tolleranza stub vaga: non è indicato il Max Stub.
• Soluzione: non riparabile su schede già prodotte.
• Prevenzione:
  • Fornisci un layer backdrill dedicato e una tabella backdrill.
  • Indica “start layer”, “stop layer” e “Max Stub” (es. 8 mil) per ogni foro.

---

Parte 2: Assembly FAQ

I difetti di assembly sono strettamente legati a pad design, solder mask opening e stencil design, e andrebbero normati già nel Fab Drawing.

7. Problema: molti solder balls dopo SMT?

• Sintomi: microsfere di stagno intorno a componenti chip (resistenze/condensatori), con rischio di corti.
• Metriche: in 6,5 cm², più di 5 solder balls con diametro > 0,13 mm (IPC-A-610).
• Root cause:
  1. Solder mask opening troppo grande: la pasta finisce sulla maschera durante il riscaldamento e forma solder balls.
  2. Aperture stencil non corrette: in contrasto con le best practice di smt stencil design tutorial.
  3. Laminato umido: il Fab Drawing non specifica packaging e storage.
• Soluzione: rimozione manuale e pulizia.
• Prevenzione:
  • Definisci regole NSMD o SMD e tolleranze precise per le aperture in Fab Drawing.
  • Richiedi vacuum packaging conforme ai requisiti MSL.

8. Problema: tombstoning su componenti chip?

• Sintomi: un lato di 0402/0201 si solleva, “in piedi” sul pad.
• Metriche: un lato completamente distaccato dal pad.
• Root cause:
  1. Pad asimmetrici: pad di dimensioni diverse o area rame collegata molto diversa, con surface tension sbilanciata.
  2. Solder mask sul pad: precisione maschera insufficiente e copertura parziale del pad.
• Soluzione: rework del componente.
• Prevenzione:
  • Riferisci una libreria interna o lo standard IPC-7351 in Fab Drawing.
  • Richiedi zero residui di solder mask sui pad e definisci la clearance minima maschera-pad.

9. Problema: molti void dopo saldatura BGA/QFN?

• Sintomi: X-Ray mostra void nei solder ball BGA o sotto il thermal pad dei QFN, penalizzando dissipazione e affidabilità.
• Metriche: void area > 25% dell’area totale del giunto (IPC-7095B).
• Root cause:
  1. Via-in-Pad gestito male: VIP senza requisiti di fill/cap nel Fab Drawing, con outgassing che genera void.
  2. Stencil apertures: su grandi thermal pad manca un’apertura “a finestre”/griglia per facilitare l’uscita dei gas.
• Soluzione: praticamente non riparabile; spesso richiede sostituzione componente con costo alto.
• Prevenzione:
  • In Fab Drawing: “Tutti i Via-in-Pad devono essere riempiti con resina conduttiva/non conduttiva e plated capped; flatness < 1 mil”.
  • In assembly notes, con riferimento a smt stencil design tutorial, consiglia aperture a griglia o dot-matrix per i thermal pad QFN.

10. Problema: Head-in-Pillow (HIP) su BGA?

• Sintomi: i solder ball sembrano a contatto ma non si fondono completamente, creando una giunzione fragile.
• Metriche: 3D X-Ray o micro-section mostra separazione all’interfaccia ball/pasta.
• Root cause:
  1. PCB warpage: vedi Problema 1; crea gap nell’area centrale del BGA.
  2. Surface finish non uniforme: corrosione Ni in ENIG o ossidazione OSP riducono la saldabilità.
• Soluzione: reballing o sostituzione.
• Prevenzione:
  • Applica rigorosamente le regole su simmetria stack-up e materiali per controllare il warpage alla fonte.
  • Specifica standard di surface finish affidabili e richiedi report di solderability in uscita dal fornitore.

11. Problema: giunti “a goccia” o punte dopo Selective Soldering?

• Sintomi: dopo Selective Soldering su componenti THT, i giunti sono poco pieni, a goccia o con punte, non conformi a IPC-A-610.
• Metriche: angolo di bagnatura non > 270° o presenza di punte evidenti.
• Root cause:
  1. Progetto termico scarso: i fori THT sono collegati direttamente a grandi piani GND, dissipando troppo calore.
  2. Apertura solder mask troppo piccola: ostacola flow e wetting.
• Soluzione: ritocco manuale, ma estetica e consistenza sono scarse.
• Prevenzione:
  • Richiedi Thermal Relief Pad per i fori THT collegati a grandi aree di rame.
  • Assicurati che le aperture maschera siano più grandi del pad THT per consentire il flow della lega.

---

Parte 3: Testing FAQ

I problemi di test sono spesso la manifestazione finale di difetti di manufacturing/assembly, ma alcuni si evitano direttamente con un Fab Drawing migliore.

12. Problema: contatto scarso delle sonde ICT e alto tasso di falsi scarti?

• Sintomi: ICT segnala molti open falsi; la riprova manuale mostra OK, riducendo l’efficienza.
• Metriche: false fail ICT > 5%.
• Root cause:
  1. Test point non standard: il Fab Drawing non definisce dimensioni/spacing/forma minimi; test pad troppo piccoli, vicini a componenti o vicino al bordo.
  2. Surface finish dei test pad: con OSP, dopo contatti ripetuti la protezione può degradare e peggiorare il contatto.
• Soluzione: pulisci le sonde, regola il fixture, riduci la velocità di test.
• Prevenzione:
  • Crea un layer test point dedicato e nota: “ICT test points: diametro min ≥ 0,8 mm, pitch ≥ 1,27 mm; superficie piatta e senza solder mask”.
  • Per test ad alta densità, specifica plating oro o stagno sui test pad per aumentare la durabilità.

13. Problema: gli script FCT non coprono tutte le funzioni?

• Sintomi: il prodotto passa FCT ma mostra failure funzionali dal cliente; alcuni moduli non sono mai stati testati.
• Metriche: coverage < 95%.
• Root cause: mancano informazioni di supporto al test (jumper/interfacce per abilitare test mode).
• Soluzione: aggiorna script e fixture; richiamo o upgrade sul campo per i prodotti già consegnati.
• Prevenzione:
  • Nell’Assembly Drawing, etichetta chiaramente interfacce di debug/test, jumper e switch con la loro funzione.
  • Allega una “test instruction” per descrivere come entrare in diversi test mode.

14. Problema: criteri non chiari nei test di affidabilità (es. thermal shock)?

• Sintomi: dopo 500 cicli termici (-40°C to 125°C), discussioni su pass/fail per microcricche o drift di resistenza.
• Metriche: mancano Accept/Reject Criteria.
• Root cause: il Fab Drawing non richiama standard di affidabilità o non definisce criteri pass/fail.
• Soluzione: definizione temporanea dei criteri con qualità/design/cliente.
• Prevenzione:
  • In note: condizioni e criteri di accettazione, es.: “1000 cicli -40°C a 125°C; variazione resistenza via < 10%”.
  • Richiama standard di settore, es.: “Tutti i requisiti di affidabilità devono soddisfare IPC-TM-650”.

15. Problema: Hipot con falsi allarmi o breakdown?

• Sintomi: durante il test di rigidità dielettrica l’apparecchiatura segnala leakage alto, ma non c’è un vero breakdown.
• Metriche: leakage > 10 mA (tipico) o archi sotto la tensione specificata.
• Root cause:
  1. Creepage/Clearance insufficienti: in Fab Drawing non è evidenziata la distanza tra reti HV/LV e si dipende dai Gerber di default.
  2. Scelta materiale: CTI non selezionato in base alla tensione di lavoro.
• Soluzione: analisi del punto di allarme per distinguere vero breakdown vs arco superficiale per umidità/contaminanti.
• Prevenzione:
  • Marca aree HV e definisci Creepage/Clearance minime (es. “>3 mm for 500V AC”).
  • Specifica CTI nel materiale (es. CTI ≥ 400V).

---

Parte 4: Quality FAQ

I problemi qualità riflettono gap sistemici. Il Fab Drawing, come punto di partenza, determina quanto è robusto l’intero sistema qualità.

16. Problema: allarmi SPC frequenti?

• Sintomi: su drilling, line width e impedance, i grafici SPC mostrano spesso punti oltre UCL/LCL.
• Metriche: Cpk < 1,33.
• Root cause:
  1. Tolleranze non realistiche: il Fab Drawing impone tolleranze troppo strette rispetto alla capability naturale del processo.
  2. CTQ non identificati: non sono marcate le caratteristiche critical to quality, quindi non vengono monitorate con priorità.
• Soluzione: analisi dei punti fuori controllo, distinguendo cause speciali vs comuni.
• Prevenzione:
  • Concorda con il fornitore tolleranze manufacturable in linea con la yield improvement roadmap.
  • Usa simboli (es. [CTQ]) per marcate CTQ come larghezza linee d’impedenza e diametro pad BGA.

17. Problema: dopo un reclamo cliente, l’8D non si chiude efficacemente?

• Sintomi: il team qualità non identifica rapidamente la root cause; l’8D si blocca al D4.
• Metriche: tempo di chiusura 8D > 30 giorni.
• Root cause: Fab Drawing incompleto e scarsa tracciabilità (es. modello materiale non specificato; delaminazione non attribuibile a materiale o processo).
• Soluzione: DPA distruttiva (micro-section, SEM/EDX) per inferire le cause.
• Prevenzione:
  • Il Fab Drawing deve includere materiale completo, stack-up, standard di surface finish e requisiti di processi speciali.
  • I sistemi HILPCB mappano i parametri del Fab Drawing ai dati di produzione (profilo lamination, corrente di plating). In caso di issue, il nostro sistema 8D correla requisiti e parametri reali per individuare la root cause con precisione.

18. Problema: issue qualità ma catena di tracciabilità con lacune?

• Sintomi: si trova un lotto difettoso, ma non si riesce a identificare con precisione tutte le schede coinvolte o risalire a turni/lotti materiali.
• Metriche: impossibile fornire report bidirezionale completo entro 24 ore.
• Root cause: Fab Drawing non richiede chiaramente marcature di tracciabilità.
  1. Nessun serial univoco: non è richiesta una QR/serial univoca per PCB.
  2. Formato non uniforme: posizione e formato di Date Code, UL mark e part number non sono definiti.
• Soluzione: ampliamento del richiamo, con grande spreco.
• Prevenzione:
  • Richiedi che il silkscreen includa: part number, revisione, UL mark, simbolo lead-free, week code (WW/YY).
  • Per prodotti ad alta affidabilità, richiedi una QR univoca in posizione definita e regole di codifica.

19. Problema: scarsa consistenza tra PCB di fornitori diversi?

• Sintomi: stessi Gerber e Fab Drawing a due fornitori → differenze in colore, impedance e proprietà meccaniche.
• Metriche: differenze > 10% su parametri elettrici chiave (es. TDR impedance).
• Root cause: “spazio di interpretazione” nel Fab Drawing (es. “FR-4” senza modello; “green solder mask” senza codice colore).
• Soluzione: test e selezione aggiuntivi sui lotti.
• Prevenzione:
  • In material list, specifica “manufacturer + model” o fornisci un AVL.
  • Fornisci Pantone Color Code per solder mask e silkscreen ink.
  • Definisci valori numerici e tolleranze per requisiti (impedance, Dk/Df, ecc.).

20. Problema: failure nella certificazione finale (es. UL, CE)?

• Sintomi: il laboratorio rifiuta il prodotto per flame rating, Creepage/Clearance o materiali non conformi.
• Metriche: certificazione fallita e necessità di redesign e nuovo invio.
• Root cause: Fab Drawing non include requisiti di compliance/sicurezza completi.
• Soluzione: modifica design, nuovo prototipo e nuovo test, con forte ritardo.
• Prevenzione:
  • In prima pagina, indica chiaramente: “UL 94V-0”, “RoHS Compliant”.
  • Assicurati che laminati e solder mask ink rispettino UL yellow card.
  • Conferma la qualifica del fornitore e richiedi UL mark e factory code sul PCB.

---

Contenuti aggiuntivi

Matrice difetti/contromisure

La tabella seguente riassume difetti comuni, process step correlati, key metric e azioni correttive/preventive: uno strumento pratico per il troubleshooting rapido.

Defect	Process step	Key metric	Corrective/Preventive action
Warpage	Stack-up, lamination	Warpage < 0,75%	Prevention: imporre stack-up simmetrico e copper balance nel Fab Drawing.
PTH Void	Plating	Average hole copper thickness > 25 μm (Class 3)	Prevention: specificare IPC class e processi speciali per fori ad alto Aspect Ratio.
Solder mask dam peeling	Solder mask, exposure	Min dam width > 75 μm	Prevention: specificare LDI e regole opening precise.
BGA voids	SMT, reflow	Void ratio < 25%	Prevention: Via-in-Pad resin fill e plated capping obbligatori.
ICT contact issues	Test	Test pad dia > 0,8 mm	Prevention: layer test point dedicato e regole in Fab Drawing.
Traceability break	Silkscreen, laser marking	Unique serial readability	Prevention: QR univoca in posizione definita e formato definito.
Impedance out of spec	Etching, lamination	Impedance tolerance ±10%	Prevention: stack-up dettagliato (Dk, Df, thickness) e modello d’impedenza.
Black Pad	ENIG	Ni phosphorus content 7–9%	Prevention: ENIG per IPC-4552A e richiesta report XRF.

Checklist di audit qualità del Fab Drawing

Prima di inviare i file al produttore, usa la checklist seguente per verificare che tutte le fab drawing essentials siano coperte.

#	Audit item	Status (Y/N)	Notes
1	Part number e revisione chiari?
2	Dimensioni outline PCB e tolleranze definite?
3	Stack-up dettagliato fornito?		spessori per layer, modello materiale, copper weight
4	Produttore e modello laminati specificati?		oppure AVL
5	Spessore finale PCB e tolleranza definiti?
6	Drill Table completa fornita?		diametri, tolleranze, tipo foro (PTH/NPTH)
7	Requisito hole copper thickness definito (IPC class)?
8	Fori speciali (blind/buried/backdrill) documentati?
9	Min trace/space definito?
10	Colore/tipo/spessore solder mask specificati?		es. LPI, green, matte
11	Regole di solder mask opening definite?
12	Colore silkscreen e altezza minima testo specificati?
13	Surface finish e standard definiti?		es. ENIG per IPC-4552A
14	Requisiti di impedance control?		se sì: valori/tolleranze/metodo test?
15	CTQ dimensions/features marcati?
16	Requisito warpage definito?
17	Marcature safety/ambientali incluse?		UL, RoHS, CE, ecc.
18	Marcature di tracciabilità (date code, serial) definite?
19	Requisiti Via-in-Pad fill/capping definiti?
20	Requisiti extra per aree speciali (gold finger)?		es. beveling, gold più spesso
21	Requisiti di electrical test (flying probe/fixture)?		100% E-Test
22	Regole di design per test point ICT fornite?
23	Requisiti di cleaness/ionic contamination specificati?
24	Requisiti packaging/shipping/storage specificati?		es. MSL level
25	Note chiare, non ambigue e aggiornate?

---

Conclusione

Un Fab Drawing eccellente è molto più di un complemento ai Gerber: è l’espressione precisa dell’intento di design, la definizione chiara dei vincoli di produzione e una garanzia forte di qualità. Risolvendo in modo sistematico i 20 problemi sopra e integrando le best practice di fab drawing essentials nel workflow, puoi aumentare sensibilmente yield e affidabilità e costruire una collaborazione efficiente e trasparente con la supply chain—la base di una yield improvement roadmap di successo.

Per supporto di manufacturing e assembly, contatta HILPCB Turnkey Assembly o SMT Assembly per suggerimenti DFM/DFT.

Related links

• Turnkey Assembly
• SMT Assembly