Un PCB per array di antenne mmWave fa parte della struttura radiativa e della catena di calibrazione: materiale, stack-up, rete di alimentazione, transizioni, package, fissaggio e ambiente modificano ampiezza, fase, ritardo e diagramma dell'array. Per rilasciarlo non basta ottenere un buon risultato nominale in simulazione o un coupon di impedenza conforme.
Il team deve collegare ogni requisito di sistema a una caratteristica critica del PCB, a una tolleranza controllabile, a un owner e a un'evidenza misurabile. Procurement deve poi acquistare lo stesso perimetro: costruzione approvata, dati di lotto, coupon, review, test, change control e deliverable, non una generica “scheda RF”.
Risposte operative
- Congelate scan, banda, polarizzazione, ambiente, enclosure e strategia di calibrazione prima di ottimizzare la sola rete di feed.
- Convertite gain, pattern, pointing, sidelobe, bandwidth e channel balance in CTQ assegnate a PCB, package, componenti attivi, assemblaggio, meccanica e software.
- Allocate l'errore di ampiezza, fase e ritardo per dominio; percorsi geometricamente uguali possono comunque produrre canali elettrici diversi.
- Scegliete materiale e stack-up con sensitivity sweep e dati reali del build, non con una classifica universale di Dk/Df.
- Fate coincidere modello, coupon, struttura di prova e array: una misura non correlata alla geometria critica non chiude il rischio.
- Definite OTA come contratto di test con coordinate, stati, calibrazione, fixture, condizioni, incertezza e raw data.
- Campionate pannelli e lotti in modo da distinguere deriva di progetto, processo, assemblaggio e calibrazione.
- In RFQ separate materiale, fabbricazione, assembly, VNA, OTA, NRE, report, deviazioni e responsabilità di modifica.
Indice
- Come tradurre i requisiti dell'array in CTQ PCB?
- Come allocare il budget di ampiezza, fase e ritardo?
- Quale architettura congelare prima del layout?
- Come scegliere materiale e stack-up?
- Quali geometrie devono restare equivalenti?
- Quale simulazione serve prima del freeze?
- Quali CTQ deve dimostrare il fabbricante?
- Come correlare pannello, coupon e array?
- Come includere assembly, enclosure e temperatura?
- Come definire VNA e OTA senza ambiguità?
- Come gestire calibrazione e golden unit?
- Come diagnosticare le deviazioni dell'array?
- Quali gate servono da prototipo a volume?
- Come confrontare fornitori e preventivi?
- Che cosa influenza costo e lead time?
- Quali dati inviare in RFQ?
- Qual è il confine del supporto HILPCB?
Come tradurre i requisiti dell'array in CTQ PCB?
La conversione parte dal comportamento richiesto, non dal materiale preferito. Il system owner definisce condizioni e metriche; RF, PCB, meccanica, test e produzione stabiliscono quali variabili possono spostarle.
| Requisito dell'array | Variabili PCB correlate | Evidenza utile | Owner della decisione |
|---|---|---|---|
| Direzione e accuratezza del fascio | fase relativa, riferimento meccanico, posizione elementi e calibrazione | correlazione channel/OTA per stato di scansione | antenna/system engineering |
| Sidelobe e forma del pattern | errori di ampiezza/fase, mutual coupling, elementi e ambiente vicino | pattern misurato e modello correlato | antenna/RF engineering |
| Banda e scan range | topologia di steering, feed, dispersione, transizioni e radome | sweep EM, S-parameter e OTA su condizioni nominate | system/RF engineering |
| Efficienza e gain | perdita dielettrica/conduttore, mismatch, feed, package e assembly | loss budget, coupon/channel e OTA | RF con owner dei domini |
| Ripetibilità unit-to-unit | materiale, etch, registrazione, spessore, assembly e calibrazione | campionamento per pannello/lotto e trend | NPI/quality |
| Stabilità ambientale | proprietà del build, CTE, fissaggio, radome e deriva attiva | test condizionato e verifica prima/dopo | product qualification |
La matrice deve indicare anche ciò che il PCB non può dimostrare. Un coupon può caratterizzare una sezione di linea; non misura l'intero pattern. Un test OTA può mostrare un errore del sistema; non identifica da solo se la causa è PCB, componente attivo, meccanica o calibrazione.
Come allocare il budget di ampiezza, fase e ritardo?
Il budget deve separare i domini che contribuiscono all'errore e la parte correggibile dalla calibrazione. Non pubblicate un limite universale: l'allocazione dipende da array, banda, scan, architettura e margine di sistema.
| Dominio | Possibili contributi | Controllo prima del build | Evidenza dopo il build |
|---|---|---|---|
| Elemento radiante | geometria, posizione, coupling e ambiente locale | modello dell'array e sensitivity sweep | pattern/campo misurato |
| Feed PCB | Dk effettivo, spessore, width, roughness, bends e dividers | field/3D EM e regole geometriche | coupon e channel S-parameter |
| Transizioni | launch, via, antipad, connector e ritorno | modello 3D e struttura di prova | de-embedding o misura dedicata |
| Package e active channel | gain/phase state, temperature e supply | modello o dati del componente | caratterizzazione e calibrazione |
| Assembly | saldatura, posizione, ground contact e shield | DFA, fixture e tolleranza meccanica | ispezione e misura post-assembly |
| Enclosure/radome | distanza, materiale, fissaggio e deformazione | modello installed-performance | OTA nella configurazione finale |
| Calibrazione | risoluzione, stabilità, osservabilità e algoritmo | piano di calibrazione e accesso misura | coefficienti, residuo e drift |
Tracciate per ogni voce nominale, limite, distribuzione nota o intervallo, correlazione con altre variabili e responsabile. Se mancano dati di processo, usate sensitivity o worst-case dichiarati; non inventate una distribuzione per produrre un numero di resa.
Quale architettura congelare prima del layout?
La geometria PCB dipende da come il sistema distribuisce energia e controlla il fascio. Prima del freeze chiarite:
- feed corporate, series, subarray o ibrido e relativo compromesso tra area, loss, banda e bilanciamento;
- steering con phase shift, true time delay o combinazione e impatto sulla banda/scansione;
- architettura analogica, digitale o ibrida e punto in cui avviene la calibrazione;
- numero di canali osservabili e accessibili al test;
- posizione di front-end, divider/combiner, filtri, connector e reference clock/LO;
- polarizzazione, elementi condivisi e varianti di prodotto;
- configurazione meccanica e radome utilizzata per la qualifica;
- stati di scansione, temperatura e alimentazione che definiscono il caso peggiore.
Se l'architettura cambia dopo la review dello stack-up, riaprite feed, transizioni, dissipazione, calibrazione e piano OTA. Un routing adattato localmente non sostituisce la rivalutazione dell'array.
Come scegliere materiale e stack-up?
Il materiale va scelto per la sensibilità del build completo e per la capacità del fornitore di procurarlo e lavorarlo in modo ripetibile. La denominazione commerciale da sola non definisce il risultato.
| Domanda di selezione | Dato necessario | Rischio se viene saltata |
|---|---|---|
| Quale proprietà governa il design? | Dk/Df nel metodo e nella frequenza applicabili, stabilità e spessore | confronto tra valori non equivalenti |
| Quale geometria usa il layer RF? | rame, dielettrico, reference plane e processo di incisione | impedenza/loss nominali non riproducibili |
| Il build è omogeneo o ibrido? | bondply/prepreg, press cycle, copper balance e z-axis construction | registrazione, warpage o affidabilità inattesi |
| Quale superficie RF resta esposta? | copper profile, trattamento e finish solo dove necessario | perdita o variazione non modellata |
| Quali lotti e alternati sono ammessi? | material code, costruzione, CoC/dati richiesti e approval path | sostituzione silenziosa della baseline |
| Come verrà verificato? | coupon, cross-section, impedance/loss o altra prova | materiale acquistato senza prova del build |
Valutate il percorso PCB ad alta frequenza o Rogers PCB soltanto dopo aver definito la costruzione. Per layer di controllo, alimentazione o interfacce digitali, un PCB multilayer o un build ibrido può essere appropriato se il processo e il modello sono approvati.
Quali geometrie devono restare equivalenti?
La coerenza elettrica richiede equivalenza delle discontinuità, non soltanto uguaglianza della lunghezza centrale. Per ogni canale o ramo confrontate:
- sezione di linea e layer di riferimento;
- bends, miter, taper e branch junction;
- numero e tipo di via, antipad e percorso di ritorno;
- transizione package/connector e ambiente di ground;
- solder mask, finish o apertura sulla regione RF;
- distanza da bordo, shield, fastener, cavity e altre strutture;
- orientamento rispetto a pannello e process direction quando rilevante;
- distribuzione termica e prossimità delle sorgenti di calore;
- riferimento meccanico tra coordinate PCB e coordinate OTA.
Create una tabella di equivalenza per le famiglie di canali. Le differenze intenzionali devono avere un motivo, un modello e una compensazione; quelle accidentali devono essere eliminate o incluse nel budget.
Quale simulazione serve prima del freeze?
Una simulazione nominale risponde “questa geometria modellata può funzionare?”. Il rilascio richiede anche “quali variazioni la spostano?” e “come confronteremo modello e hardware?”.
- Modello della sezione: estrae impedenza, loss, fase e sensibilità per materiale, rame e spessore.
- Modello 3D delle discontinuità: include feed junction, launch, via, package/connector, cavity, shield o transizioni critiche.
- Modello dell'array installato: include mutual coupling, scan state e ambiente meccanico necessario alla decisione.
- Sweep delle tolleranze: varia i CTQ producibili e identifica quali controlli comprano davvero margine.
- Piano di correlazione: definisce reference plane, fixture, de-embedding, coupon, channel e OTA da confrontare.
Registrate solver, versione, boundary, mesh/convergence criteria, modelli di materiale e componenti, coordinate e file di input. Dopo la misura, conservate le differenze tra previsto e osservato; non aggiustate il modello senza tracciare quale ipotesi è cambiata.
Quali CTQ deve dimostrare il fabbricante?
Il fornitore deve confermare la combinazione del progetto, non soltanto minimi isolati. La CTQ matrix può includere:
| CTQ | Perché conta | Evidenza da concordare |
|---|---|---|
| Material identity e costruzione | governa proprietà elettriche e processo | documentazione lotto e stack-up as-built |
| Dielectric/copper thickness | sposta sezione, fase e impedenza | cross-section o dato di processo concordato |
| Etch e conductor geometry | cambia width, gap, sidewall e bilanciamento | microsection, metrology o coupon dedicato |
| Registrazione | influenza elementi, aperture, transizioni e riferimenti | target/coupon o misura appropriata |
| Copper profile e surface condition | contribuisce a loss e ripetibilità | specifica di materiale/processo e change control |
| Flatness e dimensioni critiche | collega coordinate elettriche e meccaniche | metodo e report dimensionali concordati |
| Coupon/channel result | verifica una porzione del modello | raw data, setup, seriale e posizione pannello |
| Deviazioni | evita cambi silenziosi | register con approvazione del cliente |
Il metodo, il campionamento e il criterio devono essere nominati. “Controllato” senza sapere cosa, dove, con quale strumento e su quale lotto non è un'evidenza utilizzabile.
Come correlare pannello, coupon e array?
Il coupon deve rappresentare la sezione e il rischio che si vogliono controllare. Per costruire la correlazione:
- mappate posizione e orientamento di ogni unità nel pannello;
- collocate coupon o strutture di prova in posizioni che possano rilevare la variazione rilevante;
- collegate coupon, pannello, unità, materiale, press lot e dati CAM con identificatori;
- confrontate cross-section/impedance/loss con canali o strutture della scheda;
- selezionate unità OTA/VNA da centro e bordo pannello quando il rischio lo richiede;
- mantenete la stessa mappa nei build successivi finché la correlazione non è stabile;
- definite quando un risultato coupon richiede hold, test aggiuntivo o disposizione delle unità.
Un coupon conforme non libera automaticamente ogni array del pannello. La relazione deve essere dimostrata e riesaminata quando cambiano materiale, stack-up, panelization, compensation, fabbrica o metodo di misura.
Come includere assembly, enclosure e temperatura?
La scheda misurata nuda può cambiare dopo soldering, shield, connector, heat spreader, fastener e radome. Il piano deve quindi definire più configurazioni, ciascuna con uno scopo.
| Configurazione | Domanda che risolve | Controlli |
|---|---|---|
| Bare PCB/coupon | il build passivo corrisponde alla baseline? | geometria, cross-section, impedance/loss |
| Assembled open | package, solder e active channel sono coerenti? | inspection, VNA/channel e calibrazione iniziale |
| Meccanica installata | shield, fastener, thermal interface e cable alterano il sistema? | torque/process, flatness e misura comparativa |
| Enclosure/radome finale | il pattern del prodotto soddisfa i requisiti? | OTA nella configurazione rilasciata |
| Condizione ambientale | deriva e stress restano nel budget? | pre/post o misura in condizione definita |
Il disegno deve indicare datum, keep-out, ground contact, planarità e sequenza di montaggio critici. Assembly engineering possiede il processo; antenna/RF engineering stabilisce quali variazioni richiedono nuova correlazione.
Come definire VNA e OTA senza ambiguità?
VNA e OTA misurano livelli diversi. Il contratto di test deve rendere riproducibile setup e risultato.
Contratto VNA o channel measurement
- DUT e configurazione di bias/calibrazione;
- porte, reference plane e fixture;
- metodo di calibrazione e de-embedding;
- banda, punti, power e stati misurati;
- grandezze richieste: magnitude, phase, group delay o altre definite;
- seriale, temperatura e setup ID;
- formato raw data e report derivato;
- golden/reference structure e criterio di riesecuzione.
Contratto OTA
- coordinate DUT e antenna, polarizzazione e convenzione angolare;
- enclosure/radome, cable, fixture e posizione dei servizi;
- near-field/far-field o altra geometria con metodo di trasformazione dichiarato;
- chamber/test-zone qualification e calibrazione applicabile;
- frequenze, scan states, beam IDs e condizioni operative;
- metriche e maschere definite dal system owner;
- incertezza, repeatability check e golden unit;
- raw pattern/data, metadata, software version e report;
- regola per invalidare o ripetere un run.
“OTA pass” senza questi campi non permette a qualità di confrontare lotti né a engineering di diagnosticare una deriva.
Come gestire calibrazione e golden unit?
La calibrazione può correggere parte dell'errore osservabile, ma non deve nascondere un processo instabile. Registrate:
- seriale della scheda, panel position e lotti di materiale/componenti;
- versione hardware, firmware, algoritmo e coefficienti;
- fixture/chamber, instrument, calibration date e setup revision;
- temperatura, supply e stato del device durante l'acquisizione;
- valori prima e dopo calibrazione;
- residuo e canali che raggiungono i limiti di correzione;
- golden unit o artefatto usato per monitorare drift del sistema di test;
- trigger che richiedono nuova calibrazione o nuova qualifica.
Se i coefficienti aumentano o cambiano struttura tra lotti, aprite l'analisi prima di allargare il range software. Potrebbe essere un segnale di materiale, etch, assembly, active channel, fixture o chamber drift.
Come diagnosticare le deviazioni dell'array?
| Sintomo | Possibili domini | Evidenza discriminante | Prima azione di contenimento |
|---|---|---|---|
| Shift coerente su tutti i canali | materiale, stack-up, reference o calibrazione | coupon/channel phase e setup check | hold del lotto e verifica baseline |
| Outlier localizzato | etch, via, solder, componente o danno | metrology, X-ray/ispezione e channel test | segregare seriale/panel position |
| Pattern cambia dopo enclosure | radome, shield, fastener o ground contact | misura open vs installed | bloccare configurazione meccanica |
| Deriva con temperatura | materiale, active channel, supply o meccanica | misura per temperatura e coefficiente | separare compensazione da failure fisica |
| Coupon passa, OTA fallisce | coupling, package, assembly, enclosure o calibrazione | ladder bare/channel/installed/OTA | evitare di assolvere il PCB senza correlazione |
| OTA golden unit deriva | chamber, cable, fixture, instrument o software | system check e storico golden | fermare il test prima di scartare prodotto |
Il containment deve preservare dati e genealogia. Non rilavorate o ricalibrate tutte le unità prima di aver conservato campioni rappresentativi dello stato di guasto.
Quali gate servono da prototipo a volume?
| Gate | Deve essere chiuso | Evidenza di uscita |
|---|---|---|
| Requirements freeze | metriche, condizioni, owner e architettura | requirement-to-CTQ matrix approvata |
| Build release | materiale, stack-up, geometry, panel, coupon e waiver | package e DFM disposition |
| Prototype correlation | modello, coupon, channel, assembly e OTA | correlation report con scostamenti |
| NPI/process qualification | campionamento, test repeatability, genealogy e reaction plan | control plan e release decision |
| Volume/change control | baseline, monitoraggio, golden unit e trigger di riqualifica | approved process + change register |
Un ECO su antenna geometry, material code, stack-up, panelization, surface process, package, shield, radome, calibration o test setup deve avere una matrice delta. La matrice stabilisce quali simulazioni, coupon, channel test e OTA devono essere ripetuti.
Come confrontare fornitori e preventivi?
| Evidenza | Domanda a procurement | Segnale debole |
|---|---|---|
| Material/build control | Il materiale esatto e l'as-built vengono tracciati? | “equivalente disponibile” senza approval path |
| Project DFM | I finding riguardano la combinazione reale? | capability table generica |
| Panel/coupon plan | Posizione, metodo e correlazione sono inclusi? | un coupon non identificato |
| Measurement | Raw data, setup e seriali vengono consegnati? | solo badge pass/fail |
| Deviations | Chi può cambiare process/material/panel? | modifica interna senza consenso |
| Assembly boundary | Shield, connector, fixture e test sono quotati? | “assembly incluso” senza deliverable |
| Failure response | Quali dati e campioni vengono preservati? | rework immediato senza root-cause evidence |
| Scale-up | Cosa cambia tra prototype e volume? | promessa di replica senza control plan |
Confrontate offerte a perimetro uguale. Un fornitore può quotare solo bare PCB, un altro includere stack-up engineering, coupon, assembly, fixtures e report. Il prezzo non è comparabile finché inclusioni, assunzioni e responsabilità non sono normalizzate.
Che cosa influenza costo e lead time?
I driver principali sono:
- disponibilità, MOQ e lead time del materiale approvato;
- build ibrido, press cycle, copper balance e numero di revisioni stack-up;
- geometrie e registrazioni rispetto alla finestra preferita;
- coupon, cross-section, impedance/loss e metrology richiesti;
- panel engineering e campionamento centro/bordo;
- connector, shield, thermal/mechanical assembly e fixture;
- programmazione VNA, de-embedding, calibration e OTA;
- chamber time, numero di frequenze, scan states e condizioni ambientali;
- volume di raw data, analysis/report e retention;
- failure analysis, witness unit e change-control requirements;
- differenze tra prototype, NPI e volume.
Separate NRE da costi ricorrenti e indicate quali attività si ripetono dopo un ECO. Questo permette al team di decidere se comprare più margine di processo, più misura o una modifica di architettura.
Quali dati inviare in RFQ?
Inviate almeno:
- applicazione, banda, scan states, polarizzazione e configurazione finale;
- requirement-to-CTQ matrix e budget di ampiezza/fase/delay applicabile;
- Gerber/ODB++ o altro pacchetto controllato, drill, drawings e revision;
- stack-up target, material code, copper, finish e alternati ammessi;
- layer RF, controlled structures, via/launch e regioni critiche;
- panelization, datum, dimensioni/flatness e posizioni campione;
- coupon e strutture di test con correlazione richiesta;
- assembly data, BOM, package, connector, shield, radome e torque/process notes;
- configurazione VNA/channel test, fixture, calibration e raw-data format;
- configurazione OTA, coordinate, chamber, beam/frequency matrix e deliverable;
- criteri di accettazione, uncertainty/repeatability e golden unit;
- serializzazione, material/lot genealogy e retention;
- waiver aperti e approval authority per deviazioni;
- quantità prototype/NPI/volume, schedule e trigger di riqualifica;
- separazione richiesta tra NRE, recurring, test, report e failure analysis.
Qual è il confine del supporto HILPCB?
HILPCB può riesaminare file e costruzione rispetto al percorso di fabbricazione o assemblaggio quotato, coordinare stack-up/pannello/coupon applicabili e concordare dati produttivi o di ispezione disponibili. La fattibilità della combinazione richiesta, i controlli RF, le fixture, i report, il campionamento e la pianificazione vengono definiti dopo la review dei dati e riportati nell'offerta.
L'antenna e system design authority del cliente resta responsabile di pattern, scan, link budget, active-device models, calibration algorithm, enclosure/radome, sicurezza, conformità e qualifica del prodotto, salvo diverso perimetro contrattuale. Un coupon conforme o una review DFM non garantiscono il risultato OTA finale.
Per ricevere un confronto utile, inviate costruzione, CTQ, panel/coupon plan, assembly boundary, test matrix, waiver e quantità tramite richiedi un preventivo PCB/PCBA. Gli output produttivi possono essere controllati anche con il Gerber Viewer prima del rilascio.
Checklist finale di rilascio
- Requisiti di array, condizioni e coordinate sono approvati.
- Ogni metrica è collegata a CTQ, owner ed evidenza.
- Il budget di ampiezza/fase/delay separa tutti i domini.
- Architettura di feed, steering e calibrazione è congelata.
- Materiale e stack-up sono scelti tramite sensitivity e process evidence.
- Famiglie di canali e discontinuità equivalenti sono documentate.
- Modelli nominali, tolleranze e correlation plan sono versionati.
- Supplier DFM conferma la combinazione del progetto.
- Panel map, coupon, cross-section e campioni sono genealogici.
- Assembly/mechanics/radome hanno datum e process controls.
- VNA e OTA hanno setup, calibration, uncertainty e raw-data contract.
- Golden unit e reaction plan distinguono test drift da product drift.
- Prototype/NPI gates sono chiusi con evidence, non con opinioni.
- Deviations e future ECO hanno approval e requalification matrix.
- RFQ separa chiaramente inclusioni, NRE, recurring e responsabilità.
Domande frequenti sui PCB per array di antenne mmWave
Un PCB array mmWave richiede sempre un materiale specifico?
No. La scelta dipende da banda, geometria, loss/phase budget, ambiente, build e capacità produttiva. La famiglia materiale va qualificata nella costruzione reale, non scelta solo dal nome o da un singolo dato.
Lunghezze uguali garantiscono la stessa fase tra i canali?
No. Dk effettivo, spessore, width, bends, dividers, via, launch, package e temperatura cambiano la lunghezza elettrica. Serve equivalenza delle strutture e una verifica del canale.
Un coupon di impedenza conforme prova che l'array funzionerà?
No. Il coupon verifica una struttura e un metodo definiti. Pattern e steering dipendono anche da elementi, coupling, feed completo, active channel, assembly, enclosure e calibrazione.
Qual è la differenza tra test VNA e test OTA?
Il VNA caratterizza grandezze complesse su porte e reference plane definiti. L'OTA misura il comportamento radiato della configurazione installata. Sono complementari e richiedono setup e criteri separati.
Che cosa deve includere un piano OTA?
Coordinate, polarizzazione, fixture, enclosure, chamber, calibration, frequenze, beam states, condizioni operative, metriche, incertezza, repeatability, golden unit, raw data e regole di rerun.
La calibrazione può compensare tutte le variazioni del PCB?
No. Può correggere errori osservabili entro il range dell'architettura. Non recupera necessariamente loss, coupling, grating lobe, instabilità, saturazione o difetti non osservabili.
Come si verifica la ripetibilità tra pannelli?
Collegando panel position, coupon, material/press lot, unit serial, channel test e OTA. Il campionamento deve includere le posizioni sensibili identificate dal processo e dalla correlazione.
Quali cambi richiedono una nuova validazione?
Cambi a material code, stack-up, copper/surface process, geometry, panelization, package, shield, radome, calibration o test setup richiedono almeno una delta review e prove proporzionate al rischio.
Chi possiede il risultato OTA finale?
Il product/system owner, salvo un contratto diverso. Fabbricante, assemblatore, test lab e fornitori di componenti consegnano evidenze del proprio perimetro ma non sostituiscono la qualifica del prodotto.
Quali dati del materiale vanno richiesti al fornitore PCB?
Material identity, costruzione as-built, alternati ammessi, lotti tracciati e le proprietà/metodi necessari al modello. I deliverable esatti dipendono dal rischio e dal contratto.
Come si evita che il test OTA scarti unità buone?
Qualificando test zone, fixture, calibration, software, repeatability e golden unit; registrando metadata; e fermando il test quando il controllo di sistema deriva prima di disporre il prodotto.
Quali deliverable rendono confrontabili due preventivi?
Stack-up/DFM, material control, panel/coupon plan, assembly, VNA, OTA, raw data, report, deviations, failure analysis, change control, NRE e recurring devono essere indicati come inclusi o esclusi.
Quali file servono per quotare un PCB antenna array mmWave?
Servono package produttivo, stack-up/material, CTQ, geometrie critiche, panel/coupon plan, assembly boundary, test matrix, acceptance, genealogy, waiver, quantità e schedule. Senza questi dati il preventivo contiene assunzioni non comparabili.
Conclusione
Un PCB per array di antenne mmWave è rilasciabile quando il team può risalire dal risultato OTA al requisito, al budget, alla CTQ, al lotto e al controllo di processo. La vera differenza competitiva non è una lista di materiali o tolleranze: è una catena di evidenze che permette a design, NPI, qualità, test e procurement di prendere la stessa decisione sullo stesso hardware.