via filling material guide: 20 FAQ su stackup e materiali (con checklist)

Introduzione: da “via filling material guide” a una visione sistemica dello stackup

Nel PCB design moderno ad alta velocità, alta frequenza e alta densità, stackup e materiali non sono più solo “isolamento” e “connessione”. Determinano SI, PI, thermal management, affidabilità, costo e yield. Una scelta apparentemente piccola—per esempio un’opzione in una via filling material guide—può influenzare in modo significativo le prestazioni del sistema.

Questa guida raccoglie 20 FAQ selezionate per chiarire i dubbi più comuni su stackup e materiali. Partiamo da FR-4 vs materiali high‑speed, poi entriamo in Dk/Df variance, glass weave effects e resin flow, e arriviamo a hybrid stackup, impedance control, stress termico e affidabilità. Che tu stia lavorando su un stackup faq in progettazione o su material troubleshooting in produzione, troverai metriche chiare, soluzioni pratiche e misure di prevenzione.

---

Indice rapido FAQ materiali/stackup

N.	Topic	Key Metrics	Suggerimento
1	Via Filling: scelta materiale	conducibilità, CTE, fill	Conduttivo vs non conduttivo in base a esigenze elettriche/termiche/plug
2	FR-4 vs. High-Tg FR-4	Tg, Td, CTE	Per ≥6 layer, lead‑free reflow o high‑power, preferisci High‑Tg
3	Materiali high‑speed (Rogers/Megtron)	Dk, Df, stabilità	Df < 0.005 come soglia pratica; scegli per frequenza e costo
4	Perché Dk/Df da datasheet “non torna”?	frequenza test, Resin Content, post‑lam Dk	Usa dati post‑lam o HILPCB material database
5	Prepreg Resin Content (RC)	thickness, flow, fill	RC alto riempie bene ma fluisce; RC basso è stabile ma riempie peggio
6	Glass weave (106/1080/2116)	densità, resin window, Dk uniform	Per HF/diff: flat glass 1065/1078
7	Glass Weave Skew mitigation	angolo routing, weave	10–20° rispetto X/Y, oppure flat‑glass / glass‑free
8	Hybrid Stackup	CTE mismatch, lamination, chimica	Validazione con HILPCB hybrid lamination lab
9	Impedenza sim vs TDR	etch comp, resin flow, post‑lam Dk	Usa parametri del fab e richiedi impedance Coupon
10	Surface finish e SI	skin effect, insertion loss (S21)	>10GHz evita ENIG; preferisci ENEPIG o OSP
11	Warpage control	simmetria, copper balance, CTE	Stackup/copper/PP/Core rigorosamente simmetrici
12	Solder Mask	thickness, Dk	LPI per high‑density/BGA; includi thickness nel modello
13	Core vs Prepreg	stabilità, tolleranza	Core più preciso per layer critici
14	Lamination params	ramp rate, pressure, vacuum	Profilo errato → delamination/voids; segui la spec del materiale
15	FPC materiali	PI, adesivo, coverlay	Adhesiveless PI per dinamico; adhesive‑based PI per statico
16	MCPCB	base Al/Cu, dielettrico termico	Thermal Conductivity (W/m·K) è chiave + breakdown voltage
17	CAF	interfaccia vetro/resina, contaminazione	Materiali anti‑CAF, drilling ottimizzato, storage asciutto
18	Moisture Absorption	MSL, bake	Bake corretto prima di lamination e assembly
19	Performance vs cost	grade, sourcing	Low‑loss solo dove serve; ottimizza per layer
20	Materiali alternativi	confronto, prove	Preferisci equivalenti già validati in HILPCB material database

---

20 FAQ principali (dettaglio)

Parte 1: selezione materiali e interpretazione parametri

Q1: Qual è il core di una via filling material guide? Come scelgo il via fill?

• Problema: Via‑in‑Pad sotto BGA: fill conduttivo o non conduttivo?
• Scenario tipico: per aumentare densità e ridurre path, si mettono via nel pad (VIPPO/POFV). La scelta del fill impatta qualità di saldatura e affidabilità.
• Metriche / test:
  • Conductive Fill: resistività (< 1 mΩ·cm), Thermal Conductivity (10–20 W/m·K). Pro: percorso elettrico/termico aggiuntivo.
  • Non‑Conductive Fill: CTE (< 40 ppm/°C), Tg (> 150°C). Pro: migliore match CTE con il laminato, affidabilità spesso superiore e costo più basso.
• Soluzione:
  • Fill conduttivo: utile se il via serve anche come thermal path (es. ground via sotto chip ad alta potenza). Costi più alti e rischio di silver migration.
  • Fill non conduttivo: scelta mainstream. Plug del via, riduce solder wicking e migliora il joint BGA. Dopo fill: Plated Over per ottenere un pad piatto.
• Prevenzione: definisci la funzione del via in anticipo. Se è solo connessione elettrica, preferisci non conduttivo + Plated Over. HILPCB supporta diverse resine di fill in base ai requisiti di affidabilità.

Q2: Quando passare da FR‑4 standard a High‑Tg FR‑4?

• Problema: prodotto ad alta temperatura—FR‑4 standard basta?
• Scenario tipico: 8‑layer con componenti high‑power e lead‑free reflow (peak 260°C).
• Metriche / test:
  • Tg: FR‑4 standard (S1141) ~130–140°C; High‑Tg FR‑4 (S1000-2M) Tg > 170°C.
  • Td: High‑Tg spesso Td > 340°C.
  • Z‑CTE: sotto Tg, High‑Tg ha Z‑CTE più basso → via reliability migliore.
• Soluzione: usa High‑Tg se:
  1. layer ≥ 6;
  2. lead‑free reflow;
  3. high‑power/high‑heat;
  4. ambiente termico severo.
• Prevenzione: inserisci i requisiti Tg nella design spec all’avvio del progetto.

Q3: Come scegliere Rogers, Megtron o altri materiali high‑speed?

• Problema: data rate 25Gbps—FR‑4 può andare?
• Scenario tipico: server motherboard o communication backplane; diff >10Gbps.
• Metriche / test:
  • Df (metrica chiave):
    • Mid‑Loss: Df ≈ 0.005–0.01 (es. TU-872LK)
    • Low‑Loss: Df ≈ 0.003–0.005 (es. Megtron 4)
    • Ultra‑Low‑Loss: Df < 0.002 (es. Rogers RO4350B, Megtron 6)
  • Stabilità Dk vs frequenza: i materiali high‑speed sono tipicamente più stabili.
• Soluzione:
  • < 5Gbps: FR‑4 prestazionale (S1000-2M) può bastare.
  • 5–15Gbps: mid‑loss o low‑loss.
  • > 15Gbps: ultra‑low‑loss richiesto.
• Prevenzione: usa tool SI (Si9000/ADS) e S‑parameters per simulare la perdita di canale; scegli il materiale più conveniente che rispetta budget e margin. HILPCB stackup simulation include dati misurati su materiali high‑speed mainstream.

Q4: Perché i valori Dk/Df da datasheet non coincidono col reale?

• Problema: sim con Dk 4.2, ma impedenza misurata è alta.
• Scenario tipico: uso di valori generici; TDR su impedance Coupon >10% fuori target.
• Metriche / test:
  • Differenze di metodo: datasheet spesso usa metodi in cavità; il PCB reale è più simile a microstrip/stripline.
  • Resin Content: Dk/Df dipende dal RC, ma il datasheet fornisce un valore tipico.
  • Effetto lamination: post‑lam cambiano microstruttura e proprietà, Dk può aumentare leggermente.
• Soluzione: non usare valori generici; richiedi Dk/Df “post‑lam” specifici per Core/PP e thickness.
• Prevenzione: collabora con fab che hanno material database e capacità di test (es. HILPCB).

Q5: Prepreg RC alto vs basso: cosa cambia?

• Problema: stesso PP (es. 2116) con più RC—come scegliere?
• Scenario tipico: 8‑layer con inner copper esteso; serve PP che riempia i gap.
• Metriche / test:
  • Flow/fill: RC alto (es. 2116 RC 65%) riempie meglio e riduce voids.
  • Post‑lam thickness: RC alto comprime di più → thickness più difficile da controllare.
  • Dk: RC più alto spesso riduce Dk.
• Soluzione:
  • Pattern complessi / copper spesso: RC alto per fill.
  • Layer critici d’impedenza: RC medio/basso o Core.
  • HDI blind‑via fill: spesso serve RC alto.
• Prevenzione: confrontati con il fab engineer su copper balance e definisci il mix di PP.

Parte 2: SI e processi di produzione

Q6: Come la scelta della glass weave migliora la SI?

• Problema: eye opening ridotto su diff pair.
• Scenario tipico: 100G Ethernet; jitter aumenta dopo routing.
• Metriche / test:
  • Weave standard (7628): resin window grandi → Dk locale non uniforme.
  • Flat glass (1065/1078/1086): weave più denso → Dk più uniforme.
• Soluzione: per diff high‑speed, soprattutto >10Gbps, usa flat glass come 1078 o 2116 per ridurre diff‑to‑common conversion e jitter.
• Prevenzione: specifica flat glass per net critiche.

Q7: Cos’è Glass Weave Skew e come mitigarlo?

• Problema: due diff trace parallele, delay diverso.
• Scenario tipico: una trace sopra glass bundle, l’altra su resin window → skew.
• Metriche / test: misura skew con TDR.
• Soluzione:
  1. Zig‑Zag routing: 10–20° rispetto agli assi X/Y per “mediare” il Dk.
  2. Flat glass: vedi Q6.
  3. Glass‑free: Rogers RO3000, ma costo elevato.
• Prevenzione: regola di routing angolato per diff critiche (glass weave skew mitigation).

Q8: Hybrid Stackup: rischi e sfide

• Problema: Rogers per RF e FR‑4 per digital per ridurre costi?
• Scenario tipico: RO4350B per matching, High‑Tg FR‑4 per control/power.
• Metriche / test:
  • CTE mismatch: PTFE vs epoxy → stress nei cicli termici, delamination o via cracking.
  • Finestre lamination diverse: temperatura/pressure/time non allineate.
  • Compatibilità chimica: il Prepreg deve bondare bene su entrambi.
• Soluzione:
  • usa Prepreg dedicati (Rogers 2929/4450F bondply);
  • stackup simmetrico;
  • valida con fab esperto. HILPCB hybrid lamination lab verifica parametri con piccoli lotti (Rogers+FR4, Megtron+FR4).
• Prevenzione: consulta il fab prima di definire hybrid stackup e usa combinazioni verificate.

Q9: Perché impedenza simulata e TDR non coincidono?

• Problema: target 50Ω, sim 50.1Ω, TDR 55Ω.
• Scenario tipico: primo lotto fuori ±10%.
• Metriche / test:
  • Etch Compensation: outer layer si restringe dopo etch, inner layer si allarga; valori fab‑dipendenti.
  • Resin flow: durante lamination, il PP riempie i gap; la thickness finale (H) è minore della thickness nominale PP.
  • Vacuum lamination effect: Dk può variare leggermente.
• Soluzione:
  1. richiedi al fab i valori di etch compensation per copper thickness e usali nel field solver;
  2. usa uno stackup tool calibrato su dati di produzione (es. HILPCB stackup simulation);
  3. richiedi impedance Coupon e report TDR su ogni build.
• Prevenzione: l’impedance control è collaborazione design‑fab, non un task solo di design.

Q10: Surface finish: impatto sui segnali high‑speed

• Problema: ENIG è comune, ma cosa comporta?
• Scenario tipico: 56Gbps PAM4 SerDes, eye margin insufficiente.
• Metriche / test:
  • Skin Effect: la corrente scorre in superficie; lo strato Nickel in ENIG aumenta loss.
  • S21: ENIG peggiora sopra 10GHz.
• Soluzione:
  • >10GHz: evita ENIG.
  • Raccomandato: ENEPIG migliore (Pd isola il Nickel). OSP e Immersion Silver ottimi in HF, ma shelf life limitata.
• Prevenzione: usa surface finish comparison e includi la loss del finish nel modello per design di alto livello.

---

Serve supporto professionale sullo stackup? Possiamo aiutarti dalla selezione materiali alla simulazione d’impedenza. Richiedi una revisione stackup gratuita

---

Parte 3: affidabilità, processi speciali e costi

Q11: Come progettare lo stackup per controllare PCB warpage (Warpage)?

• Problema: PCB grande si deforma dopo reflow.
• Scenario tipico: backplane 300×400mm non è planare dopo SMT assembly.
• Metriche / test: Bow and Twist < 0.75%.
• Soluzione:
  • Regola di simmetria: stackup rigorosamente simmetrico; Core/PP/thickness/copper speculari.
  • Copper balance: evita grandi aree di rame su una layer senza corrispondente; usa hatched fills.
  • Coerenza materiali: stesso supplier/serie per CTE coerente.
• Prevenzione: pcb warpage control = simmetria e copper balance già in layout.

Q12: Solder Mask: quale impatto sulla qualità?

• Problema: solder mask dam si stacca e causa short su BGA.
• Scenario tipico: 0.4mm pitch BGA; precisione solder mask insufficiente.
• Metriche / test:
  • Mask type: LPI per high‑density.
  • Mask thickness: influenza leggermente impedenza esterna (Dk ~3.3–3.8).
  • Colore: Matte Black è sfavorevole per AOI; green è il più maturo.
• Soluzione:
  • specifica LPI ad alta precisione;
  • includi thickness/Dk della mask nel modello su linee critiche esterne (RF matching);
  • scegli green salvo vincoli ottici/estetici.
• Prevenzione: cuore del solder mask selection tutorial: specifica mask type e thickness nelle fab notes.

Q13: Core vs Prepreg: come bilanciare nello stackup?

• Problema: posso costruire multilayer solo con Prepreg?
• Scenario tipico: uso di molte PP per “tuning” thickness.
• Metriche / test:
  • Thickness tolerance: Core ±5%; PP post‑lam può essere ±10% o peggio.
  • Stabilità dimensionale: Core è fully cured e più stabile.
• Soluzione:
  • Layer critici d’impedenza: preferisci Core.
  • Bonding/fill: PP incolla i Core e riempie i gap.
  • Simmetria: PP simmetrico nello stackup.
• Prevenzione: considera Core come “mattoni precisi” e PP come “colla plasmabile”.

Q14: Come i lamination parameters (temperatura, pressure) influenzano le prestazioni?

• Problema: white spots/delamination—materiale o processo?
• Scenario tipico: dopo thermal shock compare micro delamination.
• Metriche / test: cross‑section per cure/voids/interfacce.
• Soluzione: tipicamente processo:
  • ramp troppo veloce → resin cura prima di fluire;
  • pressure insufficiente/irregolare → bonding debole o bubbles;
  • cure time/temp insufficienti → Tg più basso e scarsa heat resistance.
• Prevenzione: segui il profile del materiale; scegli fab con vacuum lamination e process control (HILPCB multi‑stage temperature control + vacuum).

Q15: FPC: cosa è speciale nella scelta materiali?

• Problema: FPC si rompe dopo pieghe ripetute.
• Scenario tipico: FPC per schermo ribaltabile.
• Metriche / test:
  • PI: adhesiveless PI più sottile/flex; adhesive‑based PI più spesso/economico per statico.
  • Copper: RA Copper migliore di ED Copper per bending.
  • Coverlay: protegge; precisione delle finestre incide sulla saldatura.
• Soluzione:
  • Dynamic: adhesiveless PI + RA Copper.
  • Static: adhesive‑based PI + ED Copper.
• Prevenzione: definisci scenario (dynamic/static) e target di cicli/raggio; vedi flex PCB manufacturing.

Q16: MCPCB: qual è il parametro materiale più importante?

• Problema: LED con forte decadimento luminoso—problema termico?
• Scenario tipico: LED ad alta potenza con temperatura elevata.
• Metriche / test:
  • Thermal Conductivity (W/m·K): metrica centrale del dielettrico termico.
  • Breakdown Voltage: isolamento deve reggere tensione.
• Soluzione:
  • Standard: 1–3 W/m·K spesso basta.
  • High‑power: 5–10 W/m·K.
• Prevenzione: calcola resistenza termica da TDP/ambiente e scegli un MCPCB adeguato.

Q17: Cos’è CAF e come prevenirlo con materiali/design?

• Problema: short intermittenti dopo lavoro in umido.
• Scenario tipico: apparati outdoor; isolamento tra nets scende.
• Metriche / test: cross‑section al microscopio mostra filamenti da migrazione ionica lungo glass interface.
• Soluzione:
  • Materiale: resine CAF‑resistant.
  • Processo: drilling quality e plasma desmear.
  • Design: via‑to‑via spacing adeguato tra nets.
• Prevenzione: per prodotti high‑reliability/harsh‑env, specifica materiali anti‑CAF già in fase di selezione.

Q18: Moisture Absorption: impatto su manufacturing e assembly

• Problema: “popcorning” in reflow.
• Scenario tipico: PCB stoccati a lungo assemblati senza bake; l’umidità vaporizza e crea delamination/blister.
• Metriche / test: Moisture Absorption (tipicamente < 0.2%).
• Soluzione:
  • bake secondo MSL;
  • vacuum packing con desiccant.
• Prevenzione: materiali HF sono molto sensibili (acqua Dk≈78). Storage e controllo umidità di linea sono critici anche per PCB assembly services.

Q19: Come ottimizzare i costi senza perdere performance?

• Problema: cost‑down richiesto, performance high‑speed intoccabile.
• Scenario tipico: router mid‑range con 10Gbps e molte linee low‑speed.
• Soluzione:
  • Selective material: low‑loss (Megtron 4) solo su layer high‑speed; FR‑4 prestazionale (S1000-2M) su power/ground/low‑speed.
  • Ridurre layer count: leva principale; valutare HDI/layout per 12L → 10L.
  • Alternative locali: dopo validazione.
• Prevenzione: fai analisi costi all’inizio e discuti opzioni con il manufacturer.

Q20: Se il materiale è out‑of‑stock, come scegliere alternative?

• Problema: Isola FR408HR ha lead time lunga.
• Scenario tipico: supply chain tesa.
• Metriche / test:
  • confronto Dk/Df (@ frequenza target), Tg, Td, CTE, CAF resistance;
  • pilot run con impedance Coupon e test di affidabilità.
• Soluzione:
  • consulta gli ingegneri materiali HILPCB: HILPCB material database include dati ed esperienza su equivalenti;
  • esempio: alternativa comune a FR408HR è TU-872SLK.
• Prevenzione: nella BOM e nelle fab notes inserisci 1–2 alternative pre‑valutate oltre al materiale preferito.

---

Stackup Review Checklist

Categoria	Checkpoint	Parameter/Requirement	Owner
Info generali	Project name & revision	Clear and unique	Design Eng.
	Board thickness & tolerance	e.g., 1.6mm ±10%	Design Eng.
	Layer count	e.g., 12 Layers	Design Eng.
	Min trace/space	e.g., 3/3 mil	Layout Eng.
	Finished copper thickness	e.g., outer 1oz, inner 0.5oz	Design Eng.
Materiali	Core/PP model	e.g., S1000-2M or RO4350B	SI Eng.
	Tg/Td/CTE	Meets environment	System Eng.
	Dk/Df @ target frequency	Same as SI model	SI Eng.
	CAF-resistant required?	By environment	Reliability Eng.
	Surface finish	e.g., ENIG, OSP, ENEPIG	Design Eng.
	Solder mask color/type	e.g., Green LPI Solder Mask	Design Eng.
Struttura	Symmetry	Prevent warpage	Layout Eng.
	Total thickness	Sum layers	PCB Fab
	PP RC	Fill capability	PCB Fab
	Signal adjacency	Microstrip/stripline correct	SI Eng.
	Power/GND pairing	Low-impedance loop	PI Eng.
	High-speed placement	Prefer inner stripline	SI Eng.
Impedenza	Target & tolerance	e.g., 50Ω ±7%, 90Ω ±10%	SI Eng.
	Layer/width marking	Clear notes	Layout Eng.
	Plane integrity	No splits	Layout Eng.
	Impedance Coupon	Yes, specify TDR	Design Eng.
	Fab params in model	Etch comp, post‑lam Dk	SI Eng. / PCB Fab
DFM/DFA	Stackup info clarity	Complete stackup table	Design Eng.
	Hybrid need	Confirmed with fab	Design Eng. / PCB Fab
	Special processes	e.g., backdrill, VIPPO	Design Eng.
	Material availability	Avoid rare/EOL	Sourcing / PCB Fab

Conclusione

Stackup e materiali uniscono teoria e produzione. Dalla scelta del materiale, alla glass weave e resin flow, fino al controllo dei parametri: ogni passaggio è collegato e determina il risultato finale.

Speriamo che queste 20 FAQ e la checklist siano una referenza affidabile. I migliori design nascono da comunicazione precoce, aperta e continua tra designer e manufacturer.

---

Pronto a trasformare il tuo prossimo design complesso in realtà? HILPCB ha un team di engineering e capacità di manufacturing pronte a supportarti. Carica ora i tuoi Gerber per ottenere un preventivo

Per supporto di manufacturing e assembly, contatta HILPCB Turnkey Assembly o SMT Assembly per suggerimenti DFM/DFT.

Domande frequenti

Perché la scelta del materiale di riempimento via non può basarsi solo sul fatto che il foro si riempia completamente?

Perché il via filling influisce su molto più della sola planarità del foro. Incide anche su placcatura successiva, affidabilità, comportamento ai cicli termici e stabilità di assemblaggio nelle strutture ad alta densità, quindi conta soprattutto la compatibilità con stackup e flusso produttivo complessivi.

Quando il via filling deve essere valutato insieme al progetto di stackup?

Non appena il progetto coinvolge VIPPO, HDI, segnali high-speed, BGA a passo fine o requisiti di alta affidabilità, il via filling non può più essere trattato come una lavorazione aggiunta in ritardo. Se struttura del foro, sistema materiali e finestra di laminazione non vengono analizzati insieme, problemi di resa e affidabilità emergono rapidamente.

Perché in caso di shortage non si può scegliere un materiale sostitutivo solo dal datasheet?

Perché parametri nominali simili non garantiscono lo stesso process window, lo stesso comportamento in laminazione o le stesse prestazioni elettriche reali. Su prodotti high-speed o high-reliability il sostituto andrebbe confermato con build pilota, coupon di impedenza e test di affidabilità.

In quale fase del progetto questa guida su via filling e stackup è più utile?

È particolarmente utile nella definizione iniziale della soluzione e durante il DFM review. Quanto prima si chiariscono materiale, struttura del via, stackup e limiti di costo, tanto meno è probabile trovarsi costretti a rifacimenti durante prototipazione, certificazione o trasferimento in volume.

Related links

• flex PCB manufacturing
• MCPCB
• PCB assembly services
• Turnkey Assembly