112G SerDes routing stackup: преодоление проблем стабильности ultra-high-speed линков и low-loss для high-speed SI PCB

В условиях взрывного роста потребности в пропускной способности со стороны центров обработки данных, искусственного интеллекта и сетей 5G скорости передачи данных вступили в новую эру 112 Гбит/с. В этом контексте технология 112G SerDes (сериализатор/десериализатор) стала ядром для реализации высокоскоростных межсоединений следующего поколения. Однако такие высокие скорости бросают беспрецедентные вызовы проектированию и производству печатных плат (PCB). Тщательно спроектированный 112G SerDes routing stackup — это уже не просто структура слоев, а системная инженерия, объединяющая материаловедение, теорию электромагнитного поля и прецизионные производственные процессы. Он напрямую определяет целостность сигнала, стабильность канала связи и конечный успех или провал продукта.

Эта статья послужит подробным 112G SerDes routing guide. С точки зрения эксперта по проектированию разъемов и переходных отверстий (via), мы глубоко проанализируем ключевые элементы создания высокопроизводительных печатных плат с высокоскоростной целостностью сигналов. Мы рассмотрим каждый этап, от бюджета канала (channel budget) и выбора материалов до технологичности производства, чтобы помочь вам сориентироваться в этой сложной технической области. Для разработчиков, посвятивших себя созданию передовых высокоскоростных печатных плат, понимание и освоение оптимизированного 112G SerDes routing stackup является обязательным путем к успеху. Highleap PCB Factory (HILPCB), опираясь на свой глубокий опыт в области высокоскоростных технологий, стремится предоставлять клиентам всестороннюю поддержку от создания прототипов до массового производства.

Почему бюджет канала 112G SerDes настолько жесткий?

В проектировании 112G SerDes все начинается с бюджета канала (Channel Budget). Бюджет канала определяет максимально допустимую потерю сигнала и запас по шуму (noise margin) для всего физического канала связи от передатчика (Tx) к приемнику (Rx). По сравнению с предыдущими поколениями (такими как 28G/56G), бюджет для канала 112G является крайне жестким, главным образом потому, что в нем используется сигнализация PAM4 (4-уровневая импульсно-амплитудная модуляция).

PAM4 передает 2 бита в течение каждого символьного периода, уменьшая бодовую скорость вдвое и тем самым снижая часть нагрузки на пропускную способность. Однако расплатой за это является снижение отношения сигнал/шум (SNR) примерно на 9,5 дБ, что резко увеличивает его чувствительность к шуму и затуханию сигнала. Частота Найквиста для сигнала 112G PAM4 достигает 28 ГГц. На этой частоте такие структуры, как трассы печатной платы, переходные отверстия и разъемы, вносят огромные вносимые потери (Insertion Loss, IL).

Типичный канал 112G состоит из нескольких частей, каждая из которых «потребляет» драгоценный бюджет потерь:

• Корпус ASIC: Трассы подложки и переходные отверстия корпуса BGA являются первой точкой потерь.
• Трассы печатной платы: Это основной источник потерь, на который напрямую влияют диэлектрические потери материала, потери в проводнике (скин-эффект и шероховатость медной фольги) и длина трассы.
• Переходные отверстия (Vias): Включая сквозные, слепые или скрытые переходные отверстия, они являются основными точками разрыва импеданса на пути прохождения сигнала. Они генерируют отражения и дополнительные потери, особенно в больших объединительных платах (backplane PCB).
• Разъемы: Высокоскоростные разъемы, такие как QSFP-DD и OSFP, а также их внутренние структуры и точки подключения (Launch) к печатной плате также должны быть точно смоделированы.
• Кабельные сборки (опционально): В сценариях межстоечных соединений сам кабель и его разъемы также являются частью канала.

Общие вносимые потери всего канала обычно необходимо контролировать в пределах 30-35 дБ (при 28 ГГц). Чрезмерные потери в любом отдельном звене могут привести к невозможности установления соединения или к превышению стандарта коэффициента битовых ошибок (BER). Следовательно, точное моделирование канала и распределение бюджета составляют первый и самый важный шаг в проектировании 112G SerDes routing stackup.

Как выбрать правильные low-loss материалы?

Выбор материалов является фундаментом для создания low-loss 112G SerDes routing. На высокой частоте 28 ГГц потери традиционного материала FR-4 неприемлемо велики. Необходимо использовать ламинаты с низкими или сверхнизкими потерями, специально разработанные для высокоскоростных применений. Ключевыми показателями для оценки характеристик материалов являются диэлектрическая проницаемость (Dk) и тангенс угла диэлектрических потерь (Df).

• Диэлектрическая проницаемость (Dk): Dk влияет на скорость распространения и волновое сопротивление сигнала. В высокоскоростном проектировании мы стремимся к тому, чтобы значение Dk оставалось стабильным во всем диапазоне частот для уменьшения дисперсии. В то же время более низкое значение Dk позволяет использовать более широкие трассы, тем самым снижая потери в проводнике.
• Тангенс угла диэлектрических потерь (Df): Df напрямую количественно определяет степень, в которой диэлектрические материалы поглощают электромагнитную энергию и преобразуют ее в тепло, являясь основным источником диэлектрических потерь. Для 112G SerDes значение Df на частоте 28 ГГц должно быть ниже 0,004 или даже достигать уровня 0,002.

Помимо Dk/Df, столь же важны еще два фактора:

1. Эффект плетения стекловолокна (Fiber Weave Effect): Периодическая структура традиционной стеклоткани вызывает локальную неоднородность Dk. Когда длина трассы сопоставима с шагом пучков стекловолокна, это приводит к колебаниям импеданса и временным отклонениям (skew), ухудшая дифференциальный сигнал. Решения включают:

   • Использование сплющенных стилей стеклоткани (например, 1078, 1067).
   • Использование механически распределенного стекловолокна (Mechanically Spread Glass).
   • Поворот трасс на небольшой угол (например, 1-5 градусов) при трассировке, чтобы избежать их параллельности нитям основы и утка стекловолокна.

2. Шероховатость меди (Copper Roughness): На высоких частотах «скин-эффект», при котором ток концентрируется на поверхности проводника, становится чрезвычайно выраженным. Шероховатая медная фольга увеличивает длину пути тока, тем самым увеличивая потери в проводнике. Поэтому необходимо выбирать гладкую медную фольгу с очень низким профилем (VLP) или ультранизким профилем (ULP), чья шероховатость Rq (среднеквадратичная шероховатость) обычно составляет менее 2 микрон.

Каковы ключевые стратегии для контроля импеданса и управления перекрестными помехами?

В 112G SerDes routing stackup точный контроль импеданса и строгое подавление перекрестных помех (crosstalk) являются двумя другими важнейшими столпами обеспечения качества сигнала.

Контроль импеданса: Дифференциальный импеданс обычно требуется контролировать на уровне 100 Ом или 90 Ом с допуском ±7% или даже ±5%. Любая геометрическая структура, отклоняющаяся от целевого импеданса, вызовет отражение сигнала, увеличивая вносимые потери и джиттер. Факторы, влияющие на импеданс, включают:

• Ширина и толщина трассы: Точность травления в процессе производства напрямую влияет на конечную ширину линии.
• Толщина диэлектрического слоя: Контроль толщины препрега (PP) после прессования имеет решающее значение.
• Значение Dk материала: При моделировании необходимо использовать значение Dk, предоставленное производителем, которое учитывает содержание смолы и процесс прессования.

Управление перекрестными помехами (Crosstalk Management): Перекрестные помехи — это шум, возникающий из-за связи электромагнитных полей между соседними сигнальными линиями. В таких системах, как 112G PAM4, где отношение сигнал/шум уже очень низкое, перекрестные помехи являются убийцей номер один. Основные стратегии включают:

• Увеличение расстояния между линиями: Обычно рекомендуется поддерживать расстояние между дифференциальными парами более чем в 3 раза превышающим ширину линии (3W), а для критических каналов может потребоваться 5W или шире.
• Целостность опорной плоскости: Убедитесь, что под высокоскоростными трассами находится сплошная опорная плоскость заземления или питания, избегая пересечений разрывов (split crossings).
• Ортогональная трассировка между слоями: Направления трассировки соседних сигнальных слоев должны быть перпендикулярны друг другу, чтобы свести к минимуму связь по широкой стороне (Broadside Coupling).
• Экранирование переходными отверстиями заземления: Стратегически размещайте переходные отверстия заземления (Stitching Vias) вокруг дифференциальных пар, чтобы сформировать эффект клетки Фарадея и изолировать шум.

Эффективное управление перекрестными помехами должно начинаться еще на этапе планирования стека (stackup), проводя точные прогнозы и оптимизации с помощью инструментов трехмерного полноволнового моделирования электромагнитного поля (таких как Ansys HFSS, CST).

Насколько важна оптимизация переходов для разъемов и переходных отверстий?

Как эксперт по проектированию разъемов и переходных отверстий, могу с уверенностью заявить, что при скорости 112G качество проектирования межсоединительных переходов напрямую определяет верхний предел производительности всего канала. Потери и отражения, вносимые неоптимизированным переходным отверстием или контактной площадкой разъема, могут легко «съесть» несколько дБ бюджета канала.

Оптимизация переходных отверстий (Via): Переходное отверстие — это сложная 3D-структура. Его паразитная емкость и индуктивность могут вызывать серьезные разрывы импеданса на частоте 28 ГГц. Стратегии оптимизации включают:

• Обратное сверление (Back-drilling): Это один из самых критичных методов. Путем высверливания неиспользуемого отростка (stub) переходного отверстия с обратной стороны печатной платы можно устранить резонанс 1/4 длины волны, вызванный этим отростком, что значительно улучшает вносимые потери и отражение. Точность контроля глубины обратного сверления является ключевым показателем технологических возможностей производителя.
• Оптимизация антипада (Anti-pad): Увеличение размера антипада (окна) на опорной плоскости вокруг переходного отверстия может эффективно снизить паразитную емкость переходного отверстия, приблизив его импеданс к импедансу линии передачи.
• Удаление нефункциональных контактных площадок (NFP): Удаление нефункциональных контактных площадок на внутренних слоях, которые не несут соединений, может снизить паразитную емкость, дополнительно оптимизируя производительность.
• Использование технологии HDI PCB: Применение микропереходов (microvias) и контактных площадок меньшего размера может существенно уменьшить физический размер и паразитные эффекты переходных отверстий.
• Совместное проектирование переходных отверстий заземления: Плотное размещение 1-2 колец переходных отверстий заземления вокруг сигнального переходного отверстия обеспечивает путь с низкой индуктивностью для обратного тока сигнала и подавляет шумовую связь.

Оптимизация разъемов (Launch Tuning): Массивы контактов высокоскоростных разъемов (таких как QSFP-DD) чрезвычайно плотные, что делает проектирование их контактных площадок и областей разветвления (fan-out) очень сложной задачей. Крайне важно выполнять 3D-моделирование для точной настройки формы контактных площадок, ширины трасс, размеров окон опорного заземления и т. д., чтобы соответствовать собственному импедансу разъема и добиться плавного перехода импеданса.

Как эквализация и джиттер влияют на производительность канала SerDes?

Даже при оптимальном 112G SerDes routing stackup потери в канале все равно существуют. Современные чипы SerDes имеют мощные встроенные схемы эквализации (выравнивания) сигнала для компенсации этих потерь. Технология эквализации в основном делится на три части:

• Эквализация с прямой связью на передатчике (Tx FFE): Выполняет предыскажение перед передачей сигнала, усиливая высокочастотные компоненты для противодействия эффекту фильтрации нижних частот канала.
• Непрерывная линейная эквализация на приемнике (Rx CTLE): Действуя как программируемый усилитель, он избирательно усиливает высокочастотные сигналы для выравнивания частотной характеристики канала.
• Эквализация с обратной связью по решению на приемнике (Rx DFE): Нелинейный эквалайзер, используемый для устранения межсимвольной интерференции (ISI), вызванной предшествующими символами на текущем символе.

Цель проектирования печатной платы — обеспечить «гладкий и предсказуемый» канал для этих эквалайзеров. Характеристика канала, полная резонансов и резких изменений, затруднит сходимость эквалайзеров или даже приведет к их отказу.

Джиттер — это отклонение сигнала во временной области и еще один главный враг высокоскоростных каналов связи. Источники джиттера на печатной плате включают:

• Эффект плетения стекловолокна материалов.
• Отражения, вызванные точками разрыва импеданса.
• Шум источника питания (Power Supply Noise): Шум от сети распределения питания (PDN) проникает в сигнал через контакты питания SerDes, генерируя джиттер. Это подчеркивает важность совместного проектирования целостности сигнала (SI) и целостности питания (PI).

Надежная конструкция стека может минимизировать джиттер и ISI на физическом уровне, тем самым снижая зависимость от схем эквализации SerDes, что имеет решающее значение для повышения общей надежности трассировки — 112G SerDes routing reliability.

Как DFM балансирует производительность и стоимость?

Теоретически идеальный 112G SerDes routing stackup бессмысленен, если его нельзя изготовить экономично и надежно. Технологичность производства (DFM) должна полностью учитываться на этапе проектирования. Команда инженеров HILPCB неизменно подчеркивает важность раннего вмешательства в процесс проектирования, чтобы помочь клиентам избежать потенциальных производственных ловушек.

Ключевые соображения DFM включают:

• Контроль ширины линии/зазора: Проекты 112G часто требуют ширины линии и зазоров 3/3 мил (около 75/75 мкм) или даже тоньше, что предъявляет чрезвычайно высокие требования к процессам травления и литографии.
• Точность сверления: Печатные платы с большим количеством слоев и большим соотношением сторон (aspect ratio) предъявляют исключительно высокие требования к точности совмещения при механическом и лазерном сверлении.
• Контроль глубины обратного сверления: Допуск на глубину обратного сверления напрямую влияет на длину отростка (stub), что требует использования современного оборудования для контроля по оси Z.
• Симметрия стека (Stackup): Чтобы избежать изгиба и коробления платы в процессе прессования, конструкция стека должна быть максимально симметричной.
• Финишное покрытие поверхности: Для приложений 28 ГГц покрытие ENEPIG (химическое никелирование, химическое палладирование, иммерсионное золочение) обычно превосходит традиционное ENIG (химическое никелирование, иммерсионное золочение) благодаря своей превосходной плоскостности, коррозионной стойкости и благоприятным характеристикам в отношении скин-эффекта.

На начальных этапах проекта, особенно на этапе прототипирования, требующего быстрого выполнения 112G SerDes routing quick turn, тесное сотрудничество с поставщиками, оснащенными передовыми производственными возможностями для проведения проверок DFM, может эффективно помочь избежать дорогостоящих модификаций проекта на поздних этапах и ускорить выход на рынок.

Как обеспечить долгосрочную надежность трассировки 112G SerDes?

112G SerDes routing reliability заключается не только в достижении целевых показателей электрических характеристик; это также предполагает стабильную работу продукта на протяжении всего его жизненного цикла. Ниже приведены несколько ключевых соображений по обеспечению надежности:

• Управление температурным режимом: Чипы 112G SerDes и оптические модули потребляют огромное количество энергии, и конструкция стека печатной платы должна учитывать эффективные пути рассеивания тепла. Путем добавления тепловых плоскостей заземления, использования материалов с лучшей теплопроводностью и стратегического размещения тепловых переходных отверстий можно эффективно контролировать температуру критических компонентов, предотвращая снижение производительности или необратимое повреждение, вызванное перегревом.
• Целостность питания (PI): Стабильная сеть распределения питания (PDN) с низким импедансом является основой для обеспечения надежности — 112G SerDes routing reliability. Разумная компоновка развязывающих конденсаторов, широкие плоскости питания и конструкции переходных отверстий с низкой индуктивностью могут эффективно подавлять шум источника питания, обеспечивая «чистую» энергию для SerDes.
• Стойкость к CAF: В печатных платах с высокой плотностью и высоким градиентом напряжения токопроводящая анодная нить (CAF) является потенциальным видом отказа. Выбор материалов с высокой стойкостью к CAF и применение оптимизированных процессов сверления и металлизации жизненно важны для долгосрочной надежности.
• Тестирование стабильности параметров: Для серийно выпускаемой продукции необходимо установить строгий процесс тестирования, такой как выборочная проверка волнового сопротивления с использованием рефлектометра во временной области (TDR) и измерение S-параметров с использованием векторного анализатора цепей (VNA), чтобы гарантировать единообразие каждой партии продукции.

Как HILPCB поддерживает небольшие объемы и быстрое создание прототипов?

Мы глубоко понимаем, что в процессе разработки передовых технологий, таких как 112G SerDes, быстрая итерация и проверка прототипов являются ключами к успеху. На начальных этапах многие проекты нуждаются в 112G SerDes routing low volume. Для этого HILPCB создала гибкую производственную систему, способную удовлетворить любые потребности клиентов, начиная от нескольких прототипов и заканчивая крупносерийным производством.

Для проектов, требующих 112G SerDes routing quick turn, мы предоставляем:

• Поддержку DFM экспертного уровня: Наша команда инженеров предлагает бесплатные рекомендации по проектированию стека и анализ DFM до размещения заказа, гарантируя, что ваш проект достигнет оптимального баланса между производительностью и технологичностью.
• Обширный запас материалов: Мы постоянно поддерживаем запасы различных популярных материалов для low-loss 112G SerDes routing, таких как Isola, Rogers и серия Panasonic Megtron, что позволяет немедленно приступить к производству без длительных циклов закупок.
• Выделенную линию для прототипов: У нас работает специализированная производственная линия для быстрого прототипирования, способная в кратчайшие сроки поставлять высококачественные высокоскоростные печатные платы.
• Комплексное обслуживание (One-Stop Service): Помимо производства печатных плат, мы также предлагаем комплексные услуги, начиная от закупки компонентов и заканчивая сборкой печатных плат (PCBA). Наша услуга сборки под ключ (turnkey assembly) позволяет управлять всей цепочкой поставок за вас, позволяя вам сосредоточиться на основной работе в области исследований и разработок.

Будь то платы для проверки в условиях 112G SerDes routing low volume или требовательные заказы на массовое производство, HILPCB обладает возможностями и опытом, чтобы стать вашим надежным партнером.

Частые вопросы

Почему stackup для 112G SerDes сложнее, чем старые 28G или 56G design?

Главная причина в том, что 112G использует PAM4 и работает с гораздо меньшим запасом signal-to-noise ratio. Потери в PCB traces, vias, connectors, шероховатости меди и jitter очень быстро съедают channel budget, поэтому stackup нужно проектировать как полноценную SI-систему, а не как простой набор слоев.

Какие решения по материалам и interconnect наиболее важны для low-loss routing на 112G?

Базой служат Low-Loss или Ultra-Low-Loss материалы со стабильным Dk и очень низким Df, но этого недостаточно. Гладкая медь, контроль glass weave effect, жесткое управление импедансом, backdrill vias, оптимизированные anti-pad и точно настроенные connector launch должны работать вместе, чтобы удерживать insertion loss и отражения в допустимом бюджете.

Как manufacturability влияет на надежность 112G и скорость quick-turn prototype?

На скорости 112G manufacturability напрямую влияет на электрические параметры. Точный контроль line/space, стабильная lamination, точность backdrill, симметрия stackup, чистый PDN и ранний DFM review определяют, можно ли быстро выпустить prototype без потери импедансной стабильности и долговременной надежности.

Заключение

Успешное создание прочного и надежного 112G SerDes routing stackup — это сложная задача системной инженерии, требующая от проектировщиков найти тонкий баланс между целостностью сигнала, целостностью питания, управлением температурным режимом и производственными процессами. От строгого анализа бюджета канала и тщательно подобранных материалов с низкими потерями до оптимизации на микронном уровне переходных отверстий и зон перехода разъемов — каждая деталь имеет первостепенное значение.

По мере того, как технологии будут развиваться в направлении 224G и еще более высоких скоростей, эти принципы проектирования и проблемы будут становиться все более выраженными. Выбор такого партнера, как HILPCB, который понимает принципы проектирования и в то же время обладает передовыми производственными возможностями, станет для вас ключом к тому, чтобы выделиться в условиях жесткой рыночной конкуренции. Мы не просто ваш производитель, но и ваш спутник в технологических инновациях, стремящийся превратить ваши самые сложные чертежи в физические продукты с выдающейся производительностью. Если вы запускаете свой следующий высокоскоростной проект и ищете надежное решение для 112G SerDes routing stackup, свяжитесь с нашими техническими специалистами уже сегодня.