24-слойные PCB - это вершина коммерческого многослойного производства в больших объемах, платформа, на которой строятся серверные материнские платы, line card коммутаторов дата-центров, HPC backplane и core router для телекоммуникаций. На таком числе слоев конструкции несут каналы SerDes 56G и 112G с модуляцией PAM4. У eye diagram три уровня напряжения, а раскрытие глаза примерно в три раза меньше, чем у NRZ при той же baud rate. Каждый десятый дБ insertion loss напрямую влияет на достижимую длину линии и bit error rate.
Производство 24-слойных плат для 112G PAM4 - это не просто "сделать более толстую multilayer PCB". Это точная материаловедческая инженерия: выбор сверхнизкопотерянных диэлектриков, медной фольги с контролируемой шероховатостью поверхности, управление эффектом стеклоткани, который создает intra-pair skew, оптимизация каждого перехода via с помощью электромагнитного моделирования и последующая проверка того, что каждая производственная panel обеспечивает заданные характеристики канала через VNA-измерение insertion loss.
Это руководство охватывает всю технологию изготовления серверных 24-слойных PCB - от выбора материалов до производственной верификации. На 112G PAM4 именно PCB-канал часто является bottleneck производительности, а разница между продуктом, который работает, и продуктом, который не работает, измеряется долями дБ на дюйм.
Команды аппаратного обеспечения дата-центров на западном побережье США, европейские компании по телеком-инфраструктуре и глобальные серверные OEM доверяют HILPCB серийному изготовлению 24-слойных плат, потому что наша комбинация сверхнизкопотерянных материалов, точности back-drill ±6mil, контроля differential impedance в пределах ±5% и VNA-верификации до 40GHz дает те характеристики канала, которые требует 112G PAM4 - не только на прототипах, но и на каждом производственном лоте.
Производственные возможности HILPCB: мы изготавливаем серверные 24-слойные PCB на Megtron 6/7 и Isola I-Speed с измеренной верификацией insertion loss до 40GHz, точностью back-drilling ±6mil, контролем differential impedance ±5% и фольгой VLP/HVLP для минимальных проводниковых потерь - подтверждено в массовом производстве для приложений 112G PAM4.
В этом руководстве
- Экосистема серверов и дата-центров на 24 слоя
- Архитектура stack-up для 112G PAM4
- Инженерия сверхнизкопотерянных материалов
- Оптимизация via и прецизионный back-drilling
- Управление стеклотканью и шероховатостью меди
- Бюджет insertion loss: куда уходит каждый дБ
- Проверка производства: VNA и извлечение Dk/Df
- Производственный процесс 24 слоев в масштабе
- 24-слойные платы вне серверов: telecom, HPC и гибридные конструкции
- Производство 24 слоев промышленного уровня в HILPCB
Экосистема серверов и дата-центров на 24 слоя
### Серверные материнские платыКорпоративные серверные материнские платы с dual или quad socket процессорами несут PCIe Gen 5/6 (32-64GT/s), DDR5 (4800-8800MT/s), CXL (Compute Express Link) и UPI (Ultra Path Interconnect) - все эти шины требуют жестко контролируемой differential pair routing на low-loss диэлектриках. 24 слоя позволяют разместить 12-14 сигнальных слоев и еще 10-12 слоев питания и земли.
Line card коммутаторов дата-центра
Top-of-rack и spine-коммутаторы с суммарной пропускной способностью 51,2Tbps маршрутизируют сотни каналов SerDes 112G/224G между switch ASIC, cages оптических модулей (QSFP-DD, OSFP) и retimer IC. Длины PCB-каналов (3-12 дюймов трассы) должны строго вписываться в бюджет insertion loss, не оставляя запаса на производственные отклонения.
HPC backplane
Backplane для high-performance computing проводят высокоскоростные serial link на длине 20-40 дюймов платы. Для 112G PAM4 бюджет потерь у таких длинных каналов крайне жесткий, и backplane становится одной из самых сложных задач PCB-производства в отрасли.
Core router телеком
Платформы маршрутизации core для 5G transport network работают с интерфейсами 400GbE и 800GbE, используя 8×112G или 8×224G SerDes на порт. Соответствие канала должно выполнять требования OIF CEI-112G или IEEE 802.3ck.
Архитектура stack-up для 112G PAM4
### Ключевые принципы проектированияНа 112G PAM4 архитектура stack-up напрямую определяет, пройдет ли канал тесты на соответствие. Дизайн определяют три принципа:
Симметрия. Stack-up должен быть симметричен относительно центра, чтобы минимизировать warpage на больших panel размера 18"×24" или больше, используемых для серверных плат. Асимметричное распределение меди создает дифференциальные напряжения, которые изгибают panel сверх предела IPC 0,75%.
VLP-медь на высокоскоростных слоях. Very Low Profile copper foil (Rz <3μm) на слоях с каналами 112G минимизирует проводниковые потери, которые доминируют в общей attenuation канала на частоте 28GHz Nyquist.
Жесткая связь с землей. Высокоскоростные сигнальные слои сопрягаются с dedicated ground plane на диэлектрике 3-4mil для оптимального stripline impedance и максимальной изоляции между соседними сигнальными слоями.
Типичный серверный stack-up на 24 слоя
Stack-up размещает 6 high-speed сигнальных слоев, несущих каналы 112G и PCIe, симметрично near поверхности платы, а еще 6 слоев выделяет под DDR, general routing и interconnect компонентов. Ground plane на L2, L6, L10, L15, L19 и L23 обеспечивают экранирование и пути возвратного тока. Остальные слои занимают power plane.
Каждый сигнальный слой с каналами 112G PAM4 сопряжен с dedicated ground plane при 3-4mil диэлектрическом зазоре. Тонкий диэлектрик формирует tightly coupled stripline с контролируемым impedance и минимальным far-end crosstalk.
Инженерия сверхнизкопотерянных материалов
На 112G PAM4 (28GHz Nyquist) диэлектрические потери - основной вклад в attenuation PCB-канала. Выбор материала - самое важное решение для производительности канала.Сравнение материалов для серверных PCB на 24 слоя
| Материал | Dk (10GHz) | Df (10GHz) | Потери (dB/дюйм, stripline 28GHz) | Коэффициент стоимости |
|---|---|---|---|---|
| Стандартный FR-4 | 4.2 | 0.020 | ~2.0 | 1× |
| Megtron 4 | 3.8 | 0.005 | ~0.9 | 2.5× |
| Megtron 6 | 3.4 | 0.002 | ~0.55 | 4× |
| Megtron 7 | 3.3 | 0.001 | ~0.40 | 6× |
| Isola I-Speed | 3.6 | 0.003 | ~0.65 | 3.5× |
| Isola I-Tera MT40 | 3.4 | 0.002 | ~0.50 | 4.5× |
| Nelco N7000-2 HT | 3.2 | 0.0015 | ~0.45 | 5× |
Для типичных серверных каналов длиной 4-8 дюймов Megtron 6 стал де-факто отраслевым стандартом. Он дает нужные потери и остается экономически оправданным в объеме. Megtron 7 и материалы с еще меньшими потерями резервируются для более длинных каналов или следующего поколения 224G.
Консистентность одного материала
Все 24 слоя должны использовать одну и ту же dielectric system, чтобы избежать discontinuity Dk на переходах между слоями. Смешанные stack-up, например Megtron 6 для сигнальных слоев и FR-4 для plane, создают mismatch импеданса на границах материалов, отражают энергию сигнала и ухудшают return loss - это недопустимо для 112G PAM4.
Оптимизация via и прецизионный back-drilling
В 24-слойной плате толщиной 3.0-3.5mm каждый неоптимизированный via transition добавляет 1-3dB insertion loss на 28GHz - сопоставимо с несколькими дюймами трассы. Оптимизация via на 112G не является опцией.Процесс и спецификации back-drilling
Back-drilling обязателен для всех signal via на каналах 112G. Целевая длина остаточного stub: ≤8mil (200μm). Допуск глубины: ±6mil для premium fabrication.
Многие каналы требуют двустороннего back-drilling: сигнал, входящий на L1 и переходящий на L5, back-drill'ится снизу; сигнал с L20 на L24 - сверху. Некоторые конструкции даже back-drill'ятся с обеих сторон одного и того же via - это возможно, но требует очень жесткого контроля процесса, чтобы не возникло overlap.
Оптимизация anti-pad
Диаметр anti-pad на каждом не подключенном plane влияет на via impedance. Для цели 50Ω оптимизированные anti-pad обычно составляют 30-40mil для signal ground plane и 40-50mil для power plane (больше, чтобы снизить емкость). Неодинаковые размеры anti-pad на разных plane позволяют точнее настраивать impedance, но увеличивают сложность производства.
Размещение ground return via
Каждый signal via transition требует соседних ground return via в пределах 20mil (центр-центр) минимум в двух позициях, а лучше в четырех, формируя симметричную cage. Размещение ground via напрямую влияет на impedance via transition и crosstalk между via. Полноволновая электромагнитная симуляция (Ansys HFSS, CST) - стандартная практика для via-дизайна 112G.
Измерение VNA-тестового coupon на серверной плате Megtron 6 с 24 слоями подтверждает, что производственная проверка insertion loss до 40GHz действительно покрывает диэлектрические потери, шероховатость меди и via transition в бюджете канала 112G PAM4. Именно эта измерительная возможность позволяет HILPCB гарантировать характеристики канала на каждом производственном лоте, а не только на прототипах.
Управление стеклотканью и шероховатостью меди
На 28GHz и выше потери второго порядка - effect стеклоткани и шероховатость поверхности меди - заметно вносят вклад в общую потерю канала и должны контролироваться выбором материала и процесса.Эффект стеклоткани
Обычная E-glass ткань создает повторяющийся pattern стеклянных bundle с высоким Dk (около 6,2) и resin window с низким Dk (около 3,0). Когда differential pair проходит через эти области, две дорожки видят разную скорость распространения, возникает intra-pair skew. Для 112G PAM4 максимальный допустимый skew составляет около 1-2ps, тогда как обычная стеклоткань в худшем случае может дать 3-5ps/дюйм.
Решения: spread glass ткани (1078-spread, 1067-spread) снижают Dk variation с ±15% до ±5%. Технология flat glass Panasonic (NE-glass) уменьшает variation еще сильнее. Трассировка под углом 7-11° к оси weave предотвращает постоянное выравнивание с bundle стекла - многие проектировщики серверных плат задают именно такой угол для критических каналов 112G.
Шероховатость поверхности меди
На 28GHz skin depth меди (~0,4μm) сравним с поверхностными особенностями стандартной медной фольги. Ток на шероховатой поверхности проходит более длинный путь, что повышает сопротивление.
| Профиль меди | Rz (пик-до-вала) | Дополнительные потери на 28GHz |
|---|---|---|
| Стандартный ED (STD) | 8-10μm | +0.3-0.5 dB/дюйм |
| Reverse Treated (RTF) | 5-7μm | +0.15-0.25 dB/дюйм |
| Very Low Profile (VLP) | 2-3μm | +0.05-0.10 dB/дюйм |
| Hyper VLP (HVLP) | 1-2μm | +0.02-0.05 dB/дюйм |
Для каналов 112G VLP-медь - минимально допустимый профиль. HVLP дает самые низкие потери, но имеет меньшую peel strength (3-5 lb/in против 6-8 lb/in), и выбор зависит от требований к надежности.
Обработка внутренних слоев без оксида
Стандартная oxide treatment (brown/black oxide) делает поверхность меди шероховатой для улучшения адгезии к ламинированию, но разрушает гладкую поверхность, которую должен давать VLP/HVLP. Oxide-alternative treatment (Atotech Bondfilm, MacDermid MultiPurpose Bond) обеспечивает адгезию за счет химической связи, а не механической шероховатости, сохраняя низкую roughness. Для 24-слойных Megtron 6 board с VLP-медью oxide-alternative настоятельно рекомендуется - стандартный oxide добавляет 0.1-0.2 dB/дюйм на 28GHz.
Бюджет insertion loss: куда уходит каждый дБ
Каналы 112G PAM4 требуют формального бюджета insertion loss уже на этапе проектирования и производственной проверки в процессе изготовления.Типичный бюджет канала 112G (PCB-канал 6 дюймов)
| Компонент потерь | На 28GHz |
|---|---|
| PCB trace (6 дюймов, Megtron 6, VLP) | 3.3 dB |
| Via transition на стороне TX, back-drilled | 0.5 dB |
| Via transition на стороне RX, back-drilled | 0.5 dB |
| AC coupling capacitors (2×) | 0.4 dB |
| BGA package transition (TX + RX) | 1.5 dB |
| Connector, если есть | 1.0 dB |
| Общие потери канала | 7.2 dB |
Типовые спецификации SerDes 112G PAM4 требуют суммарный insertion loss канала ниже 28-32dB на Nyquist после equalization. PCB-часть, то есть trace плюс vias, обычно должна удерживаться ниже 5-6dB на Nyquist для канала длиной 6 дюймов - это оставляет очень мало производственного запаса.
Проверка производства: VNA и извлечение Dk/Df
### Измерение coupon VNAПроизводственный insertion loss проверяется на специальных coupon, измеряемых vector network analyzer (VNA) от DC до 40GHz:
- Coupon потерь трассы: 6-дюймовый differential stripline на каждом уникальном сигнальном слое, измеряемый в дифференциальном режиме (Sdd21)
- Coupon via transition: короткая trace-via-trace структура, изолирующая потери via от потерь трассы
- Coupon crosstalk: соседние differential pair, измеряемые на NEXT и FEXT
Panel, не соответствующие критериям insertion loss, отбраковываются. Результаты архивируются по лотам для прослеживаемости.
Извлечение Dk/Df
Для постоянного мониторинга производства значения Dk и Df извлекаются из измерений trace coupon и сравниваются со значениями из datasheet материала. Отклонения указывают на вариации material lot, изменения, вызванные процессом (чрезмерная шероховатость oxide), или ошибки изготовления (неверная толщина диэлектрика).
Производственный процесс 24 слоев в масштабе
### Размер panel и сложность сверленияСерверные материнские платы - одни из самых больших PCB, выпускаемых в объеме, размеры до 18"×24" (457×610mm) и более. При таких габаритах использование panel критично: крупные серверные платы часто дают только 1 board на panel.
Типичная серверная плата 24 слоя имеет 5-8 отдельных drill program: основной through-hole, 2-3 back-drill program (верх, низ и, возможно, срединные переходы) и 1-2 blind via program. Общее число отверстий может превышать 50.000 на плату.
Объем coupon для импеданса
При 12+ сигнальных слоях и нескольких целях импеданса (50Ω single-ended, 85Ω/100Ω differential, а также потенциально 42.5Ω или 75Ω) набор coupon может включать 20-30 отдельных импедансных структур. Места по краю panel часто не хватает, поэтому приходится изготавливать отдельные test panel вместе с производственными.
Контроль registration
Registration на 24 слоях поддерживается выравниванием целей inner-layer tooling с помощью CCD-камер, X-ray проверкой после ламинации и измерениями после сверления. Общая точность: ±3mil стандарт, ±2mil advanced.
Процесс ламинации для 24 слоев
24-слойные платы требуют комбинированной ламинации - обычно 2-3 цикла пресса. Внутренние 16-20 слоев ламинируются в первичном пресс-цикле, затем по 2-4 buildup layer на сторону добавляются последовательно. Каждый цикл добавляет термический stress к уже ламинированным слоям, поэтому требуется high-Tg core material (для Megtron 6 board, проходящих несколько циклов, рекомендуется Tg ≥180°C).
Параметры пресса для ultra-low-loss материалов отличаются от FR-4: prepreg Megtron 6 требует более медленного температурного ramp (1.5°C/min вместо 2.5°C/min), более долгого dwell на температуре cure (90 минут вместо 60 минут) и меньшего пикового давления (250-300 PSI вместо 350-400 PSI), чтобы не повредить spread glass.
DFM-правила для 24-слойных серверных плат
Routing differential pair
- Intra-pair spacing должен быть постоянным по всей трассе: переменный spacing создает колебания импеданса, которые накапливаются на длинах более 6 дюймов.
- Избегать маршрутизации рядом с краем платы: edge effect изменяет импеданс на 2-5% для трасс в пределах 50mil от края panel.
- Минимальный зазор via до differential pair: 20mil центр-центр между through-hole via и ближайшей differential pair трассой, чтобы ограничить crosstalk coupling.
Правила проектирования back-drill
- Зона очистки back-drill: ни одна внутренняя трасса не должна находиться в диаметре back-drill (via hole + 8mil) на любом слое между входом сверла и целевой глубиной.
- Предотвращение overlap при двустороннем back-drill: при back-drilling с обеих сторон одного и того же via между двумя днами сверления должно оставаться не менее 8mil, чтобы не пробить насквозь.
- Целостность plating после back-drill: оставшийся участок barrel via (от сигнального слоя до ближайшего используемого слоя) должен сохранять ≥25μm plating - back-drill не может повредить эту часть.
Тепловой менеджмент для мощных серверных компонентов
Серверные процессоры потребляют 200-400W. Матрицы thermal via под сокетом передают тепло на внутренние copper plane, которые распределяют его по всей плате. С диэлектриком Megtron 6 (thermal conductivity ~0,3 W/mK, близко к FR-4) copper plane остаются основным тепловым путем. Board-level thermal simulation помогает размещать thermal via там, где они наиболее эффективно снижают junction temperature.
24-слойные платы вне серверов: telecom, HPC и гибридные конструкции
### Телеком-инфраструктура5G core router и оптические транспортные платформы используют 24 слоя для плотной высокоскоростной разводки с несколькими интерфейсами 400GbE/800GbE.
HPC и AI accelerator board
GPU- и AI-accelerator board с интерфейсами памяти HBM вместе с высокоскоростными SerDes могут потребовать 24 слоя и HDI via-structures для fine-pitch BGA escape под крупными package.
RF/цифровой гибрид на 24 слоя
Для телеком-плат с интегрированными RF sections возможны гибридные stack-up, сочетающие PTFE или Rogers на RF слоях с Megtron на цифровых слоях - по совместимости материалов нужно консультироваться с нашей engineering team.
Rigid-flex на 24 слоя
Самые сложные rigid-flex конструкции используют 24 слоя, чтобы сочетать высокоплотные жесткие секции с flex interconnects в военных и аэрокосмических системах.
Simulation канала против производственной реальности: сокращение разрыва
Почему simulated и measured каналы различаются
Каждый канал 112G PAM4 на этапе проекта моделируется средствами Ansys HFSS, Keysight ADS или Cadence Sigrity. Эти simulation предсказывают insertion loss, return loss и crosstalk на основе идеальных свойств материалов и номинальной геометрии. Однако производственные платы стабильно показывают на 0.5-1.5 dB больше insertion loss на канал длиной 6 дюймов, чем предсказывает simulation. Источники этого "simulation-to-reality gap" включают:
Модели шероховатости меди. Simulation tools используют упрощенные модели (Hammerstad, Huray), которые приближенно описывают fractal copper surface. Реальная VLP-медь имеет поверхностные особенности, зависящие от конкретного поставщика фольги, партии и обработки внутреннего oxide или oxide-alternative, примененной в производстве. Ошибка 20% в модели шероховатости превращается в 0.1-0.2 dB/дюйм при 28GHz - заметно на канале длиной 6 дюймов.
Dk/Df на рабочей частоте. В datasheet обычно указываются Dk и Df на 10GHz, но у 112G PAM4 значимая энергия остается до 28GHz (Nyquist) и выше. Dk и Df зависят от частоты, а экстраполяция с 10GHz на 28GHz дает 5-10% ошибки. VNA-измерения HILPCB на coupon фиксируют реальные Dk/Df на рабочей частоте и дают дизайнерам данные для корреляции.
Точность модели via. Смоделированные via-модели отражают номинальную геометрию, но производственные отклонения (registration anti-pad, точность положения сверления, глубина back-drill) создают variation импеданса via-to-via на ±2-3Ω вокруг цели 50Ω. На канале с двумя via transition такая вариация добавляет 0.5 dB разницы insertion loss между платами.
Методика производственной корреляции
Для критических каналов 112G HILPCB предоставляет с каждым first article lot "simulation correlation package":
- S-параметры, измеренные VNA на dedicated trace coupon (длины 6 и 12 дюймов) на каждом уникальном сигнальном слое
- Извлеченные Dk и Df на 1, 5, 10, 20 и 28GHz из измерений trace coupon
- S-параметры via transition из структуры trace-via-trace, отделяющей потери via от потерь трассы
- Измерение шероховатости меди профилометром на входящей медной фольге (значения Rz и Sa)
Эти данные позволяют дизайнерам обновить simulation model измеренными параметрами материалов и геометрии, сократив simulation-to-reality gap с ±1.5 dB до ±0.3 dB. Для последующих production lot с тем же материалом и процессом обновленная model предсказывает performance канала достаточно точно, чтобы уменьшить или вообще исключить полный compliance test на каждый lot.
Oxide-alternative treatment: недооцененный снижатель потерь
Стандартный oxide treatment (brown oxide или black oxide) делает поверхность меди внутренних слоев шероховатой, чтобы улучшить adhesion к prepreg во время ламинации. Эта micro-roughness выполняет важную механическую функцию - но на 28GHz она разрушает гладкую поверхность, которую должен был обеспечить VLP copper.
Количественная оценка влияния
На Megtron 6 board с 24 слоями и VLP copper (Rz 2-3μm):
- Со стандартным oxide treatment: effective surface roughness растет до Rz 5-7μm из-за роста oxide dendrite. Дополнительная loss conductors на 28GHz: +0.15-0.20 dB/дюйм. На 6 дюймах: +0.9-1.2 dB.
- С oxide-alternative treatment (Bondfilm или аналог): surface roughness остается на уровне Rz 2-4μm. Дополнительная loss conductors: +0.03-0.05 dB/дюйм. На 6 дюймах: +0.18-0.30 dB.
Разница - примерно 0.7-0.9 dB на канал 6 дюймов - это самый большой управляемый производством снижатель потерь. Для 112G PAM4 канала с общим PCB loss budget 5-6 dB на Nyquist это 12-18% всего бюджета.
Почему не все фабрики предлагают oxide-alternative
Oxide-alternative treatment требует другой chemistry, отдельных process tank и qualification test для проверки достаточной adhesion. Механизм adhesion здесь химический (covalent bonding), а не механический (interlocking), поэтому процесс менее терпим к contamination и колебаниям подготовки поверхности. HILPCB держит отдельные oxide-alternative линии специально для high-speed 24+ layer board.
Производство больших panel: уникальная проблема серверных плат
Размеры panel
Серверные материнские платы достигают 457mm × 610mm (18" × 24") и больше - это одни из крупнейших PCB, выпускаемых в объеме. На таких размерах стандартные production panel часто дают только 1 board на panel (или 2 board на увеличенных 21" × 24" panel), поэтому использование материала и yield на panel становятся особенно важными.
Один отбракованный 24-слойный panel на Megtron 6 - это 300-500 долларов только по материалу, без учета обработки. При 2% потерь yield (типичное значение для сложных 24-слойных серверных плат) партия в 1.000 panel дает 20 отбракованных panel и 6.000-10.000 долларов материальных потерь. Поэтому контроль процесса на 24 слоях имеет прямые и существенные экономические последствия.
Сверление больших panel
Большие panel испытывают большее тепловое расширение при сверлении, чем стандартные форматы. Panel длиной 610mm, расширяясь по CTE FR-4 14 ppm/°C при росте температуры на 30°C (окружающая среда плюс нагрев шпинделя), смещает дальний угол на 256μm относительно registration target. Сверлильные машины HILPCB компенсируют тепловое расширение в реальном времени с помощью датчиков температуры на станине и программно скорректированных координат сверления, удерживая регистрацию сверления в пределах ±2mil по всему panel.
Производство 24 слоев промышленного уровня в HILPCB
Создание серверных плат 24 слоя, проходящих compliance 112G PAM4, требует производственного партнера, у которого inventory материалов, дисциплина процесса и измерительная инфраструктура соответствуют ожиданиям качества tier-one OEM на каждом лоте.Сверхнизкопотерянные материалы: Megtron 6, Megtron 7, Isola I-Speed, I-Tera MT40. Prepreg spread glass и flat glass. Полная прослеживаемость партий материала с входной проверкой Dk/Df.
Контроль шероховатости меди: VLP и HVLP медь на high-speed слоях. Oxide-alternative treatment внутренних слоев. Профиль входящей медной фольги проверяется профилометром.
Оптимизация via: back-drilling с точностью ±6mil, двусторонний back-drilling, оптимизация anti-pad на основе full-wave EM simulation.
Точность impedance: ±5% differential impedance на high-speed слоях, ±8% на общих слоях. TDR-измерения на полных наборах coupon.
Проверка insertion loss: VNA-измерения до 40GHz на coupon трасс, via и crosstalk. Извлечение Dk/Df по каждому лоту. Panel, не проходящие спецификации потерь, отбраковываются.
Крупноформатные возможности: panel до 24"×30" для серверных motherboard и backplane форматов.
Системы качества: IPC-6012 Class 3, 100% электрическое тестирование, шлиф-анализ, thermal stress testing, полный SPC с архивированными данными.
Производство: NPI-прототипы от 10 рабочих дней, серийное производство с еженедельными поставками и стабильной повторяемостью. Полный turnkey SMT assembly для заселенных серверных плат.