大家好，我是 HILPCB 叠层&材料学院的讲师。在日常与工程师的交流中，我发现一个普遍的痛点：面对一份高速信号设计，如何从数百种 PCB 材料中选择合适的 low loss laminate，并规划出一个既满足性能又兼顾成本与可制造性的叠层？
许多团队要么过于保守，为 5Gbps 的信号选用昂贵的 Megtron 6；要么过于激进，试图用标准 FR-4 挑战 28Gbps 的极限，最终导致信号完整性（SI）问题。这篇 low loss laminate tutorial 将作为你和团队的第一课，我们将 Dk/Df、CTI、玻纤效应等抽象参数，转化为可执行的叠层规划步骤，并结合 HILPCB 的量产数据，帮你做出明智的取舍。
1. 叠层设计的起点：明确输入与期望输出
一个专业的叠层设计不是凭空想象，而是一个基于明确工程需求的系统性过程。在开始之前，请务必收集以下输入条件：
- 信号性能要求：
- 最高信号速率是多少？（例如 5Gbps, 10Gbps, 28Gbps+）
- 关键信号的阻抗控制要求？（例如 50Ω 单端, 90Ω/100Ω 差分）
- 总插入损耗预算是多少 dB？
- 电源完整性 (PI) 要求：
- 核心芯片的电流需求有多大？（决定电源层铜厚）
- PDN 阻抗目标是多少？（影响电源/地平面的耦合）
- 热管理要求：
- 主要发热器件的功耗和位置？
- 工作环境温度与散热方案？这直接关系到是否需要构建一个 thermal reliability stackup。
- 安规与可靠性要求：
- 产品是否需要符合特定安规标准？（例如 UL, CE）
- CTI requirement explanation: 比较漏电起痕指数 (Comparative Tracking Index) 是否有明确要求？例如，工业或电源类产品通常要求 CTI ≥ 175V (PLC=2)，甚至更高。
- 产品的工作寿命和环境？（决定是否需要高 Tg 材料）
- 物理与成本约束：
- PCB 的最大厚度限制？
- 目标成本范围？
最终，你的输出应该是一份包含以下信息的专业叠层文件：
- 各层的功能定义（信号、地、电源）。
- 每层使用的具体材料型号（Core & Prepreg）。
- 每层的介质厚度、铜箔厚度（内层/外层）。
- 总板厚及公差。
- 各层的阻抗控制目标值与线宽/线距。
- 特殊工艺说明（如背钻、树脂填充等）。
2. 材料参数速查表：从 FR-4 到 Low Loss Laminate
选择正确的材料是成功的一半。为了让你快速建立概念，我们整理了 HILPCB 材料库中常用的板材，并按损耗等级分类。这是一个简化的 dk df table，实际值会随频率和树脂含量变化。
下表涵盖了从标准FR-4到极低损耗材料的关键参数，帮助您根据项目需求（如信号速率、工作温度、安规）进行初步筛选。
| 材料等级 | HILPCB 常用型号 | Dk (@10GHz) | Df (@10GHz) | Tg (°C) | Td (°C) | CTI (V) | 主要应用场景 |
|---|---|---|---|---|---|---|---|
| 标准 FR-4 | S1141, KB-6160 | ~4.2 | ~0.020 | 140 | 315 | 175 | 低频数字/模拟电路, 消费电子 |
| 中 Tg FR-4 | IT-158, S1155 | ~4.1 | ~0.018 | 150 | 330 | 175 | 多层板, 无铅焊接工艺 |
| 高 Tg FR-4 | IT-180A, S1000 | ~4.0 | ~0.015 | 180 | 345 | 175 | 服务器, 汽车, 高可靠性应用 |
| 中损耗 | TU-768, S7439 | ~3.8 | ~0.009 | 190 | 360 | 175 | < 10Gbps 高速信号, 存储 |
| 低损耗 (Low Loss) | TU-872SLK, S1000-2M | ~3.6 | ~0.005 | 190 | 360 | 175 | 10-25Gbps, 服务器背板, hdmi pcb stackup guide |
| 极低损耗 (Very Low Loss) | I-Speed, M4S | ~3.3 | ~0.003 | 200 | 380 | 175 | 25-56Gbps, 高频通信, 测试设备 |
| 超低损耗 (Ultra Low Loss) | Megtron 6, Tachyon 100G | ~3.0 | ~0.002 | 210 | 400 | 175 | > 56Gbps, 核心网络设备, 光模块 |
| 高频 (RF) | Rogers RO4350B | 3.48 | 0.0037 | 280 | 390 | 600 | RF/微波电路, 天线 |
关键参数解读：
- Dk (介电常数): 越低，信号传播速度越快，也更容易实现更宽的线宽以满足阻抗要求。Dk 的一致性比绝对值更重要。
- Df (损耗因子): 核心参数！直接决定信号衰减。对于 >5Gbps 的信号，Df < 0.01 是一个基本门槛。
- Tg (玻璃化转变温度): 材料从刚性变为橡胶态的温度。高 Tg (≥170°C) 意味着更好的耐热性和尺寸稳定性，是无铅焊接和高可靠性产品的首选。
- Td (热分解温度): 材料重量损失 5% 时的温度，反映了材料的长期耐热可靠性。
- CTI (比较漏电起痕指数): 材料表面抗电痕能力。标准 FR-4 通常为 175V (PLC=2)，特殊应用可能需要 600V (PLC=0)。
3. 核心叠层范式：4/6/8/10 层设计模板
理论结合实践，我们提供几个经过量产验证的叠层模板。这些是优秀的起点，你可以根据具体需求进行微调。
| 层数 | 叠层结构 (功能) | 核心材料 | PP 材料 | 总厚度 (mm) | 适用场景 |
|---|---|---|---|---|---|
| 4层 | SIG/GND/PWR/SIG | 1.0mm Core | 2x 1080 | 1.2 | IoT, MCU 控制板, 低成本消费品 |
| 6层 | SIG/GND/SIG/PWR/GND/SIG | 0.5mm Core | 3x 2116 | 1.6 | 嵌入式系统, 带 DDR3/4 的主板 |
| 8层 | SIG/GND/SIG/PWR/GND/SIG/GND/SIG | 0.2mm Core | 4x 2116/1080 | 1.6 | PCIe, USB3.x, HDMI, 高性能计算 |
| 10层 | SIG/GND/SIG/GND/PWR/PWR/GND/SIG/GND/SIG | 0.15mm Core | 5x 1080/106 | 1.6 | 服务器主板, 复杂 hdI stackup tutorial 案例, 多路高速总线 |
设计说明：
- 4层板： 最经济的方案，但 EMI 和信号完整性较差，不适合高速设计。
- 6层板： 引入了内层信号层和完整的参考平面，是性价比很高的选择。信号层被地平面屏蔽，EMI 性能显著提升。
- 8层板： 提供了两个额外的参考平面，可以为高速信号提供完美的带状线 (Stripline) 结构，是 hdmi pcb stackup guide 的经典推荐。它能轻松实现多组电源隔离和严格的阻抗控制。
- 10层及以上： 用于高密度、多电源域的复杂设计。通过增加地平面，可以进一步改善信号隔离和电源完整性。对于 HDI 设计，这些层可以容纳更多的微盲埋孔。
4. 信号/电源/地/铜厚的搭配原则
一个优秀的叠层，其灵魂在于层与层之间的协同工作。
-
优先保证参考平面完整性
高速信号层必须紧邻一个完整的地或电源平面。避免信号跨分割，这是导致串扰和 EMI 的主要元凶。
-
将高速信号走在内层
内层的带状线结构（GND-SIG-GND）比外层的微带线（SIG-GND）有更好的 EMI 屏蔽和阻抗控制稳定性。
-
电源与地平面紧密耦合
将主电源层和主地层相邻放置，利用它们之间形成的平板电容，为高频电流提供低阻抗的回流路径，提升电源完整性。
-
铜厚选择的权衡
标准信号层通常使用 0.5oz (18μm) 或 1oz (35μm) 铜。0.5oz 有利于实现更精细的线宽线距，适合高密度设计。而对于大电流的电源层，则可能需要 2oz (70μm) 或更厚的铜，这需要构建一个可靠的 thermal reliability stackup。
-
对称结构防止翘曲
叠层设计应尽量保持上下对称，包括材料、铜厚和铜箔分布。非对称设计在压合和回流焊过程中容易产生应力，导致板件翘曲。
5. 混压与特殊材料：当标准方案不再适用
有时，单一材料无法满足所有需求，例如同时存在 RF 信号和数字控制电路。这时就需要考虑混合压合。
| 方案 | 优点 | 缺点 | HILPCB 建议 |
|---|---|---|---|
| 纯 Low Loss 材料 | 性能一致, 制造工艺成熟 | 成本高 | 适用于对性能要求极致的通信、服务器产品。 |
| Rogers + FR-4 混压 | 兼顾 RF 性能与数字电路成本 | 压合参数复杂, 可靠性风险, CTE 不匹配 | 适用于天线一体化设计。HILPCB 拥有丰富的混压经验，能优化压合曲线，确保可靠性。 |
| MCPCB (金属基板) | 极佳的散热性能 | 仅限单/双层, 无法实现复杂布线 | 适用于大功率 LED 照明、电源模块等对散热要求苛刻的场景。 |
| 刚柔结合板 (Rigid-Flex) | 实现三维连接, 可靠性高 | 设计复杂, 成本极高 | 适用于可穿戴设备、航空航天等对空间和可靠性有特殊要求的产品。 |
6. 制造影响：从图纸到实体 PCB 的“最后一公里”
理论上完美的叠层，如果忽略了可制造性 (DFM)，可能会导致成本飙升或良率下降。
- 树脂流动 (Resin Flow) 与压合周期 (Press Cycle): 我们会根据你选择的 PP (半固化片) 类型，精确控制压合的温度和压力曲线。例如，对于高树脂含量的 106 PP，需要精确控制以填充 HDI 的激光微孔，同时避免树脂过度流失导致介质厚度失控。
- 玻纤效应 (Fiber Weave Effect): 对于 25Gbps 以上的信号，标准玻纤布 (如 7628) 的疏松编织会导致局部 Dk 不均，影响阻抗。HILPCB 推荐并储备了平整型玻纤 (Flat Glass) 的 low loss laminate，能显著改善信号质量。
- 背钻 (Back-drilling): 过孔的残桩 (stub) 是高速信号的“杀手”。对于 >10Gbps 的信号，我们提供精确的控深背钻服务，移除无用残桩，将插入损耗降低 1-2dB。
- 阻抗 Coupon 与 TDR 测试: 每批次生产的 PCB 都会附带阻抗测试条 (Coupon)。HILPCB 的实验室采用时域反射仪 (TDR) 进行精确测量，确保最终产品的阻抗值在你设定的公差范围内 (+/- 10% 或更严)。
- 表面处理对比 (Surface Finish Comparison): 表面处理同样影响高速信号。化学沉金 (ENIG) 表面平整，适合高频，但存在“黑盘”风险且成本较高。OSP 工艺成本低，但可焊性时效短。我们会根据你的应用场景和成本目标，提供最佳的 [内链：PCB表面处理] 方案建议。
7. HILPCB 如何帮你搞定叠层设计？
读完这篇 low loss laminate tutorial，你可能依然觉得叠层设计充满挑战。没关系，这正是 HILPCB 叠层&材料学院存在的意义。我们不仅仅是制造商，更是你的工程伙伴。
我们推出了 “Stackup 快速认领” 服务，旨在将你从繁琐的材料选型和叠层计算中解放出来。
不确定如何开始？让 HILPCB 工程师为你定制叠层
只需提供你的设计需求（速率、层数、阻抗等），我们的资深工程师将在 24 小时内为你提供一份经过 DFM 验证、材料库存优化的专业叠层方案，并附上详细的阻抗计算报告。完全免费！
为什么选择 HILPCB？
- 200+ 种在库材料： 我们储备了从标准 FR-4 到 Rogers、Megtron 的全系列材料，避免了因特殊材料的 MOQ 和长达数周的采购周期而拖延你的项目。
- 经验丰富的工程师团队： 我们的工程师处理过数千个高速、高频、高密度的项目，能快速识别潜在风险，提供兼顾性能与成本的优化方案。
- 先进的阻抗测试实验室： 我们不仅承诺阻抗，更能通过严格的 TDR 测试来验证它，确保你收到的每一块板都符合设计规范。
总结
成功的叠层设计是一场在性能、成本和可制造性之间的精妙平衡。希望这篇教程能为你提供一个清晰的框架。记住，从明确输入条件开始，利用材料参数表进行初选，套用成熟的叠层范式，并始终与你的 PCB 制造商（比如 HILPCB）保持沟通，将制造约束前置到设计阶段。这将帮助你的团队建立起一套标准化的、可靠的叠层库，加速产品开发进程。
常见问题
选择低损耗板材之前，团队应该先锁定哪些输入条件？
首先要明确数据速率、链路长度、插损预算、目标阻抗、层数、热设计要求以及成本目标。只有这些边界条件先确定，团队才能判断标准 FR-4 是否足够，还是需要 Mid-Loss、Low-Loss 甚至 Ultra-Low-Loss 材料。
对高速 PCB 来说，什么时候标准 FR-4 就不够用了？
当链路变长、损耗预算变紧，或者设计进入 56G、112G、PCIe 5.0、PCIe 6.0 这类更高速等级时，标准 FR-4 往往就不再从容。这时通常需要更低 Df 的材料、更严格的阻抗控制，以及更稳定的制造窗口。
工程师应如何同时平衡低损耗性能、叠层设计和可制造性？
比较稳妥的做法，是把材料选型、叠层结构和制造商真实工艺窗口一起评估。铜厚、介质厚度、压合行为、背钻需求和阻抗 coupon 验证必须协同成立，否则再好的理论材料，也可能在成本或良率上出问题。
结论
综上所述，本篇文章以low loss laminate tutorial为主线，讲解材料参数、叠层规划、阻抗/热/成本权衡以及制造注意事项，附对照表与案例，帮助团队建立标准叠层库，旨在帮助团队系统掌控设计、材料与测试环节的风险。只要依照文中的检查清单与工艺窗口执行，并让 HILPCB 的 DFM/DFA 团队及早参与，就能在保证质量和合规性的前提下，加速原型与量产交付。
需要制造与组装支持，可联系 HILPCB Turnkey Assembly 或 SMT Assembly 获取DFM/DFT建议。