2024年全球量子计算市场规模达到13亿美元，预计到2032年将超过120亿美元，IBM、谷歌、IonQ、Rigetti、Quantinuum以及数十家初创公司将量子比特数量扩展到1,000个以上，并将门保真度推高至99.9%以上。量子计算机在物理学和电子学的交叉点运行——超导量子比特在稀释制冷机内部15毫开尔文的极低温下工作，离子阱量子比特在超高真空中由精密激光和射频系统操纵，而光子量子比特则在室温下的硅光子电路中传输。量子计算PCB通过提供连接量子处理器和经典计算世界的控制、读出和信号调理电子设备，实现了所有这些工作模式。
虽然量子处理器在极端条件下运行，但驱动它的电子设备是建立在传统PCB技术之上的——只是其非凡的性能要求超过了大多数商业射频或混合信号板的要求。量子比特控制需要4-8 GHz的相位稳定微波信号，在数百个通道中具有<0.5°的相位精度；读出放大器必须能分辨出-130 dBm级别的单光子级信号；并且整个控制堆栈必须在通道数量随着每一代处理器翻倍的情况下，以亚纳秒级的时序同步运行。
HILPCB为在美国、加拿大、欧洲、日本和澳大利亚开发超导、离子阱和光子处理器的量子硬件公司和研究实验室制造量子计算PCB——在Rogers 4003C/4350B板材上实现了在4-12 GHz范围内±3%的阻抗控制，以及>75 dB的通道间隔离度。
本文导航
- 量子电子学堆栈：PCB的应用位置
- 4-12 GHz的微波控制信号生成
- 单光子读出与低温接口设计
- 数百个通道上的亚纳秒级时序分配
- 从100个扩展到10,000个量子比特的控制电子设备
- 量子级信号纯度的制造规范
- HILPCB的量子硬件项目
量子电子学堆栈：PCB的应用位置
一台量子计算机的电子设备跨越了三个温度区——每个温区对PCB的设计、材料和制造提出了根本不同的要求。了解这种架构至关重要，因为制造复杂性和商业产量最高的是在室温和4K接口阶段，而不是在毫开尔文的处理器层面。室温（300K） 阶段容纳了经典控制计算机、任意波形发生器（AWG）、基于FPGA的脉冲序列器和信号处理平台。这些电路板使用传统的PCB材料，但要求具有出色的微波信号纯度、纳秒级时序精度和高通道密度——使其成为最复杂、产量最大的量子PCB类别。
制冷机内部的4K冷盘 承载信号调理、滤波和低噪声放大级（通常是噪声温度为2-4 K的HEMT放大器）。这一阶段的PCB必须在极低温度下保持机械完整性和电气性能；在极低温下，标准FR-4会变脆，铜的电导率会增加7倍，差异热收缩会使焊点产生机械应力。
毫开尔文级（15-20 mK） 容纳量子处理器本身，通过特殊的同轴电缆和定制的柔性电路连接到上层阶段。这一阶段对PCB的参与仅限于专门的硅转接板基板和设计用于产生极低热导率的信号布线板。
针对不同温区的PCB要求
- 室温控制电子设备：多通道AWG板（14-16位，10-12 GSPS），带有JESD204B/C接口的基于FPGA的序列器，以及需要在4-12 GHz范围内保持微波纯度的射频信号处理平台——这通常是12-20层的电路板，在混合材料叠层上混合了高速数字信号和精密射频信号。
- 4K接口板：在经过低温操作验证的材料上的信号调理和滤波级——标准FR-4的玻璃化转变温度在130-170°C之间，但其机械性能在-60°C以下会严重退化，从而导致微裂纹。基于PTFE（聚四氟乙烯）和聚酰亚胺（Polyimide）的材料在4K时仍能保持完整性，但需要不同的层压和钻孔工艺。
- 制冷机舱壁接口：将50-200个同轴转接以一致的50Ω阻抗从室温电子设备连接到制冷机内部的真空气密穿墙板——要求连接器的放置位置必须与制冷机顶板的物理几何形状相匹配，误差在±50 μm以内。
- 低温柔性组件：聚酰亚胺柔性板电缆，使用无胶结构和压延退火铜（RA铜）——经过在300K和4K之间的500多次热循环验证，能够承受每个冷却周期0.3%的热收缩，且导体不会破裂或阻抗偏移超过±2%。
4-12 GHz的微波控制信号生成
超导量子比特通过与其跃迁频率相匹配的成形微波脉冲进行控制——传输子（transmon）量子比特通常为4-8 GHz，对于磁通（fluxonium）和其他新兴架构则延伸至12 GHz。控制PCB负责生成、调制、成形并将这些信号从DAC输出端路由至制冷机输入端口——电路板上的任何相位噪声、幅度误差或通道间串扰，都会直接转化为量子比特门误差，从而将计算保真度限制在量子纠错所需的阈值以下。PCB信号质量与量子门保真度之间的关系是可以量化的：在单量子比特π/2门中1°的相位误差会导致约1.5×10⁻⁴的失真——这在追求容错量子计算所需的99.99%门保真度时是十分显著的。这意味着PCB对相位稳定性的影响必须保持在0.1°以下，以避免成为主要的误差来源。
微波控制板工程
- 射频层压板上的阻抗精度：在Rogers 4003C（Dk 3.38 ±0.05）或Rogers 4350B（Dk 3.48 ±0.05）上的50Ω微带线和带状线，具有±3%的阻抗公差——这比商业射频板的标准±7-10%要严格得多。这种精度需要采用SPC（统计过程控制）蚀刻，并实时监测铜厚，以及针对每批材料进行验证的层压压力曲线。
- >75 dB的通道间隔离度：带接地屏蔽的带状线布线，在λ/20间距（在8 GHz下为3.75毫米）处设有过孔围栏，板边缘设有单独的通道屏蔽墙，并优化了SMA到带状线的发射过渡——防止在双量子比特门操作期间同时驱动相邻量子比特时产生串扰引起的门误差。
- 超低噪声配电：VCO和PLL电源轨的输出纹波<3 μVrms（在10 Hz-20 MHz内积分），通过在1 MHz时PSRR（电源抑制比）>60 dB的级联LDO稳压器实现。在专用的多层电源平面上进行星形接地，防止数字部分的开关噪声破坏射频本振的相位噪声性能。
- 高速DAC接口：在10-12 GSPS下运行的14-16位DAC，带有JESD204B/C接口，作为匹配的差分对从FPGA路由到DAC，采用HDI结构以实现0.5毫米球间距的细间距BGA扇出——其中消除过孔残桩对于在32 Gbaud下保持JESD204C链路完整性至关重要。
单光子读出与低温接口设计
量子处理器的读出信号极其微弱——频率在4-8 GHz的单个微波光子，其功率水平约为-130 dBm（10⁻¹⁶ W）。读出电子设备必须将这些信号放大80-100 dB，同时增加最小的噪声——读出PCB的本底噪声直接限制了量子比特状态的判别保真度，并决定了是否可以实现单次读出（single-shot readout），而不是需要对数百次测量进行统计平均。信噪比的挑战是极端的：读出信号的功率为10⁻¹⁶ W，而室温下50Ω负载的约翰逊噪声（Johnson noise）约为-174 dBm/Hz。毫开尔文级的约瑟夫森参量放大器（JPA）提供了量子限制的第一级增益，但读出PCB上后续的放大链不得使噪声系数（noise figure）恶化超过0.5 dB——这需要超乎商业射频接收器设计要求的PCB级屏蔽、滤波和隔离。
读出系统PCB设计
- 屏蔽放大器链布局：每个增益级都位于单独屏蔽的隔间中，配有滤波电源馈通和防止空腔谐振的吸收材料——通过仔细的接地拓扑结构（每级星形接地，并采用单点机箱连接），将室温链路的噪声系数保持在1.5 dB以下。
- 制冷机顶板接口板：50-200个SMA/SMP/SMPM同轴到PCB的转接，具有一致的50Ω阻抗（至12 GHz回波损耗>20 dB），连接器位置与制冷机顶板的物理几何形状相匹配，误差在±50 μm以内。所选板材必须具有尺寸稳定性，以防止在热循环期间连接器错位。
- IQ解调电路布局：同相和正交解调电路的LO到RF隔离度>55 dB，镜像抑制>40 dB，且I/Q增益和相位平衡匹配在0.1 dB和1°以内——使单次量子比特状态判别（single-shot readout）的分配保真度超过99%。
- 低温柔性设计：使用压延退火铜的无胶聚酰亚胺（RA铜的抗疲劳寿命比电解铜好3倍），针对50Ω阻抗计算布线宽度，并考虑到在4K下电导率增加7倍会使阻抗偏移约3-5%的情况。
数百个通道上的亚纳秒级时序分配
量子门操作需要在所有控制和读出通道上实现纳秒级精度的时序。一个具有复用读出的1,000量子比特处理器需要500多个同步通道，其时序对齐优于500 ps，触发抖动（trigger jitter）低于50 ps RMS——随着双量子比特门密度的增加，这产生了随时钟通道数量呈二次方扩展的时钟分配挑战。量子系统中的时序误差不仅仅是性能下降——它们是不可逆的退相干源（decoherence sources）。在两个具有5 GHz跃迁频率的量子比特之间的双量子比特控制Z（controlled-Z）门期间，100 ps的时序未对准会引入约0.3弧度的相位误差——从而灾难性地降低门保真度。时钟分配PCB必须通过向系统中的每个通道提供确定性的、延迟匹配的时序来消除这一误差源。
时序分配板架构
- 超低抖动主时钟：OCXO参考源（10 MHz，±10 ppb），积分抖动<50 fs（12 kHz-20 MHz），通过阻抗匹配的50Ω带状线时钟树在屏蔽的内层分配。扇出缓冲器IC（LVPECL或CML）的每级附加抖动<25 fs，所有目标板上的长度匹配在±0.5 mil以内。
- 触发同步网络：从中央序列器FPGA到所有通道板的数字触发线，其传播延迟匹配在±50 ps以内——在生产板上通过TDR测量进行验证。触发信号在专用信号层上布线，并在其上方和下方提供接地屏蔽，以防止相邻高速数字信号的耦合。
- 高速数据通信：用于波形上传和测量数据流传输的PCIe Gen 4、10GbE或定制LVDS链路——与射频信号路径并排布线，通过接地层的连续性和超过5倍线宽的物理隔离来保持>60 dB的隔离度。
- 模块化背板架构：标准化背板，通过所有板到背板的转换处均受控阻抗（通过背钻技术使过孔残桩长度<3 mil），允许通过添加相同的子板来扩展通道数量，而无需重新鉴定整个时序分配网络。
从100个扩展到10,000个量子比特的控制电子设备
目前的量子计算机以50-1,200个量子比特运行，但IBM（目标到2033年达到100,000个）、谷歌（目标到2029年达到1,000,000个）等公司的路线图都瞄准了数百万个量子比特级。控制电子设备必须按比例缩放，但成本不能按比例增加——按目前每个通道500至1,000美元的室温控制电子设备成本计算，仅一个百万量子比特系统的经典电子设备就将耗资数十亿美元。这一扩展挑战从根本上来说是一个PCB架构问题：提高每块板的通道密度，降低每通道的功耗，以及实现频域复用（FDM），从而允许一条物理线路控制多个量子比特。今天为1,000量子比特系统所做的电路板架构选择，决定了该电子设备是能通过逐步改进扩展到100,000量子比特，还是需要完全重新设计。
以扩展性为驱动的电路板架构
- 通道密度的增加：通过采用集成度更高的DAC/ADC芯片、共享本振（LO）分配以及更密集的射频布线，使每块板的通道数从8个增加到64个——将每通道电子设备成本从约800美元降至不到200美元，并将一个1,000量子比特控制系统所需的机架空间从100 U减少到12 U。
- 支持复用的布局：电路板布局可容纳频域复用（FDM）电路，该电路在4-8 GHz频带内为每个量子比特分配唯一的读出频率——允许一条物理同轴线同时读出8-16个量子比特，从而按比例降低制冷机布线的复杂性。
- 低温CMOS集成路径：针对未来低温CMOS控制IC（在4K下运行）而设计的电路板架构，这些IC将把DAC/ADC功能移进制冷机内部——这需要新的PCB到低温IC接口标准，而如今的电路板设计应提前预见这一点。
- 规模化成本工程：在控制板/读出板/时序分配板上进行DFM优化、最大化拼板利用率并实现元器件标准化——将每通道电子设备成本降至低于50美元的目标值，这使得百万量子比特系统在经济上具有可行性。
量子级信号纯度的制造规范
量子计算项目涵盖了从单板研究原型到部署在量子云提供商（如IBM Quantum Network、Amazon Braket、Azure Quantum）的生产系统。射频信号质量直接影响量子门保真度——这使得制造的一致性成为一项科学要求，它会对量子计算结果产生可衡量的影响，而不仅仅是一种工程质量偏好。两个在其他方面完全相同的控制通道之间，只要存在0.2 dB的插入损耗偏差，就会产生门校准不对称（gate calibration asymmetry），这种不对称在多量子比特算法中会表现为系统误差。在量子硬件所需的级别上保持制造一致性，需要依靠大多数PCB制造商仅为航空航天或国防项目保留的过程控制基础设施。
量子PCB项目的质量框架
- 研究原型：2-10块电路板，采用手工贴装专业射频元器件（同轴过渡件、腔体滤波器、低温连接器），与量子硬件团队合作开发的定制测试程序，以及相关的工程文档——在5-7个工作日内交付，以便在量子比特启动期间实现快速的硬件迭代。
- 生产控制系统：部署多系统安装的量子云提供商需要在数百块相同的电路板上保持一致的射频性能——在射频关键工艺（如SMA焊盘上的锡膏量、阻抗敏感走线上的元件贴装精度）上采用带SPC监控的SMT组装，100% AOI（自动光学检测）以及功能射频测试确保了生产的重复性。
- 每块板的射频性能验证：使用网络分析仪对每块生产板（而非抽样测试）测量插入损耗（板间误差±0.15 dB）、回波损耗（在所有频率下>20 dB）和通道间隔离度（>75 dB）。测试结果与电路板序列号关联，以便与量子系统的性能数据进行相关性分析。
- 全流程可追溯性：层压板批号、铜箔批次、蚀刻药水寿命、层压温度/压力曲线以及所有测试结果都与每个电路板的序列号相关联——当量子硬件团队观察到与控制电子设备变化相关的性能差异时，可借此进行根本原因分析。
HILPCB的量子硬件项目
HILPCB为开发下一代量子处理器的硬件公司和研究实验室制造量子计算PCB——涵盖了从构建其首个10量子比特演示器的大学研究团队，到部署1,000+量子比特生产系统的商业公司。我们在量子PCB领域的制造能力包括：在Rogers 4003C/4350B上具有4-12 GHz范围内±3%阻抗控制的高频微波控制板，高达64层、支持0.5毫米间距FPGA和DAC BGA扇出布线的HDI结构，在每块板上均验证了>75 dB通道间隔离度的多通道读出PCB，经过500多次循环至4K低温验证的无胶聚酰亚胺低温柔性电缆，抖动贡献<50 fs的精密时钟分配，以及符合IPC-6012 3级标准且射频性能数据可追溯至各个序列号的制造工艺。
量子计算PCB常见问题解答
为什么标准FR-4材料不适用于低温量子接口？
在低于-60°C的温度下，标准FR-4会变脆并遭遇严重的机械退化（微裂纹）。在稀释制冷机的4K级冷盘中，极端的冷缩要求使用如PTFE或特种聚酰亚胺等尺寸稳定的材料，以保持线路的完整性和过孔的可靠性。
PCB相位稳定性如何影响量子门保真度？
微波控制板上小至1°的相位误差就可能导致约1.5×10⁻⁴的门失真（gate infidelity），从而削弱量子纠错的能力。必须通过精确的阻抗控制和超稳定的介电材料将PCB引入的相位误差控制在0.1°以下。
PCB上是如何实现单光子读出而不丢失信号的？
读出信号极度微弱（约-130 dBm）。为了防止约翰逊噪声或串扰淹没信号，PCB采用了独立屏蔽的放大器隔间、星形接地和多级滤波，以确保室温放大链引入的噪声系数不超过0.5-1.5 dB。