Der globale Markt für Quantencomputing erreichte 2024 1,3 Milliarden US-Dollar und wird voraussichtlich bis 2032 12 Milliarden US-Dollar übersteigen. IBM, Google, IonQ, Rigetti, Quantinuum und Dutzende von Start-ups skalieren die Qubit-Anzahl über 1.000 und treiben die Gate-Fidelitäten (Gate-Treue) auf über 99,9 %. Quantencomputer arbeiten an der Schnittstelle von Physik und Elektronik — supraleitende Qubits funktionieren bei 15 Millikelvin in Verdünnungskühlschränken, Ionenfallen-Qubits werden von präzisen Laser- und HF-Systemen im Ultrahochvakuum manipuliert, und photonische Qubits wandern bei Raumtemperatur durch siliziumphotonische Schaltungen. Das Quantum Computing PCB ermöglicht all diese Modalitäten, indem es die Steuerungs-, Auslese- und Signalaufbereitungselektronik bereitstellt, die eine Brücke zwischen dem Quantenprozessor und der Welt der klassischen Computer schlägt.
Während der Quantenprozessor unter exotischen Bedingungen arbeitet, wird die ihn steuernde Elektronik auf Basis herkömmlicher PCB-Technologie aufgebaut — jedoch mit außergewöhnlichen Leistungsanforderungen, die das übertreffen, was die meisten kommerziellen HF- oder Mixed-Signal-Platinen fordern. Die Qubit-Kontrolle erfordert phasenstabile Mikrowellensignale bei 4–8 GHz mit einer Phasengenauigkeit von <0,5° über Hunderte von Kanälen, Auslese-Verstärker müssen Signale auf Einzelphotonenebene bei -130 dBm auflösen, und der gesamte Kontroll-Stack muss mit einer Sub-Nanosekunden-Timing-Synchronisierung über Kanalzahlen hinweg operieren, die sich mit jeder Prozessorgeneration verdoppeln.
HILPCB fertigt Quantum Computing PCBs — mit einer Impedanzkontrolle von ±3 % auf Rogers 4003C/4350B bei 4–12 GHz und einer Isolation zwischen den Kanälen von >75 dB — für Quantenhardware-Unternehmen und Forschungslabore, die supraleitende, Ionenfallen- und photonische Prozessoren in den USA, Kanada, Europa, Japan und Australien entwickeln.
Menü-Navigation
- Der Quantenelektronik-Stack: Wo PCBs zum Einsatz kommen
- Generierung von Mikrowellen-Steuersignalen bei 4–12 GHz
- Einzelphotonen-Auslese- und Kryogenes Interface-Design
- Sub-Nanosekunden-Timing-Verteilung über Hunderte von Kanälen
- Skalierung der Steuerelektronik von 100 auf 10.000 Qubits
- Fertigungsdisziplin für Signalreinheit in Quantenqualität
- Quantenhardware-Programme bei HILPCB
Der Quantenelektronik-Stack: Wo PCBs zum Einsatz kommen
Die Elektronik eines Quantencomputers erstreckt sich über drei Temperaturzonen — von denen jede grundlegend andere Anforderungen an das PCB-Design, die Materialien und die Fertigung stellt. Das Verständnis dieser Architektur ist essenziell, da die höchste Fertigungskomplexität und das größte kommerzielle Volumen bei Raumtemperatur und in den 4K-Schnittstellenphasen bestehen, nicht auf der Millikelvin-Ebene des Prozessors.Raumtemperatur (300K) beherbergt klassische Steuercomputer, Arbiträrgeneratoren (AWGs), FPGA-basierte Puls-Sequenzer und Signalverarbeitungsplattformen. Diese Platinen verwenden konventionelle PCB-Materialien, verlangen jedoch eine außergewöhnliche Reinheit von Mikrowellensignalen, nanosekundengenaue Timing-Präzision und eine hohe Kanaldichte — was sie zur komplexesten und volumenstärksten Kategorie von Quanten-PCBs macht.
Die 4K-Platte im Kryostaten trägt die Stufen zur Signalaufbereitung, Filterung und rauscharmen Verstärkung (typischerweise HEMT-Verstärker mit 2–4 K Rauschtemperatur). PCBs auf dieser Stufe müssen mechanische Integrität und elektrische Performance bei kryogenen Temperaturen bewahren, bei denen Standard-FR-4 spröde wird, die elektrische Leitfähigkeit von Kupfer um das 7-fache ansteigt und unterschiedliche thermische Kontraktion mechanische Spannung auf Lötstellen erzeugt.
Die Millikelvin-Stufe (15–20 mK) beherbergt den Quantenprozessor selbst, der über spezielle Koaxialkabel und kundenspezifische Flexschaltungen (Flex Circuits) mit den oberen Stufen verbunden ist. Die Beteiligung von PCBs auf dieser Stufe beschränkt sich auf spezialisierte Interposer-Substrate und Signal-Routing-Boards, die auf eine vernachlässigbare Wärmeleitfähigkeit (Thermal Conductivity) ausgelegt sind.
PCB-Anforderungen je nach Temperaturzone
- Steuerelektronik bei Raumtemperatur: Mehrkanalige AWG-Boards (14–16 Bit, 10–12 GSPS), FPGA-basierte Sequenzer mit JESD204B/C-Schnittstellen und RF-Signalverarbeitungsplattformen, die Mikrowellenreinheit über 4–12 GHz erfordern — Platinen mit 12–20 Lagen, die High-Speed-Digital- und Präzisions-RF-Signale in Hybridmaterial-Stackups (Mixed-Material) mischen.
- 4K-Schnittstellenkarten: Signalaufbereitungs- und Filterstufen auf Materialien, die für den Kryobetrieb validiert sind — die Glasübergangstemperatur (Tg) von Standard-FR-4 liegt bei 130–170 °C, aber seine mechanischen Eigenschaften verschlechtern sich unter -60 °C massiv, was zu Mikrorissen (Microcracking) führt. PTFE-basierte und Polyimid-Materialien bewahren ihre Integrität bei 4K, erfordern jedoch andere Laminier- und Bohrprozesse.
- Kryostat-Bulkhead-Interface: Hermetische Feedthrough-Boards (Durchführungsplatinen), die 50–200 koaxiale Übergänge mit konsistenter 50Ω-Impedanz von der Raumtemperaturelektronik ins Innere des Kryostaten führen — dies erfordert eine Präzisions-Steckerplatzierung, die der physikalischen Geometrie der Kryostaten-Deckplatte auf ±50 μm genau entspricht.
- Kryogene Flex-Baugruppen: Polyimid-Flex-Kabel unter Verwendung einer klebstofffreien Konstruktion mit gerolltem, geglühtem Kupfer (Rolled Annealed Copper) — validiert durch 500+ thermische Zyklen zwischen 300K und 4K, fähig, eine thermische Kontraktion von 0,3 % pro Kühlzyklus zu bewältigen, ohne dass Leiterbrüche oder Impedanzverschiebungen von mehr als ±2 % auftreten.
Generierung von Mikrowellen-Steuersignalen bei 4–12 GHz
Supraleitende Qubits werden durch geformte Mikrowellenpulse bei Frequenzen gesteuert, die der Übergangsfrequenz des Qubits entsprechen — typischerweise 4–8 GHz für Transmon-Qubits, bis hin zu 12 GHz für Fluxonium und andere aufkommende Architekturen. Das Steuer-PCB generiert, moduliert, formt und routet diese Signale vom DAC-Ausgang zum Kryostat-Eingangsport — und jedes Phasenrauschen, jeder Amplitudenfehler oder jedes Übersprechen (Crosstalk) zwischen den Kanälen auf dem Board übersetzt sich direkt in Qubit-Gate-Fehler, die die Rechentreue (Fidelity) unter die Schwellenwerte drücken, die für Quantenfehlerkorrektur erforderlich sind.Die Beziehung zwischen PCB-Signalqualität und Quantengate-Fidelität ist quantifizierbar: Ein Phasenfehler von 1° bei einem Single-Qubit-π/2-Gate erzeugt eine Infidelität von etwa 1,5×10⁻⁴ — signifikant, wenn die 99,99 % Gate-Fidelität angepeilt wird, die für fehlertolerantes Quantencomputing nötig ist. Dies bedeutet, dass der Phasenstabilitätsbeitrag des PCBs unter 0,1° gehalten werden muss, um nicht zur dominierenden Fehlerquelle zu werden.
Mikrowellen-Kontrollboard-Engineering
- Impedanz-Präzision auf RF-Laminaten: 50Ω-Mikrostreifen- und Stripline auf Rogers 4003C (Dk 3,38 ±0,05) oder Rogers 4350B (Dk 3,48 ±0,05) mit einer Impedanztoleranz von ±3 % — signifikant enger als der Standard von ±7–10 % bei kommerziellen RF-Boards. Diese Präzision erfordert SPC-kontrolliertes Ätzen (Statistical Process Control) mit Echtzeit-Kupferdickenüberwachung und Laminierdruckprofilen, die für jedes Materiallos validiert werden.
- Inter-Kanal-Isolation >75 dB: Ground-gefenctes Stripline-Routing mit Via-Fences in Abständen von λ/20 (3,75 mm bei 8 GHz), individuellen Kanal-Abschirmwänden an den Boardkanten und optimierten SMA-zu-Stripline-Übergängen (Launch Transitions) — dies verhindert durch Crosstalk induzierte Gate-Fehler, wenn beim Betrieb von Zwei-Qubit-Gates benachbarte Qubits gleichzeitig angesteuert werden.
- Ultra-Low-Noise Power Distribution: VCO- und PLL-Versorgungsschienen mit <3 μVrms Ausgangswelligkeit (integriert von 10 Hz bis 20 MHz) durch kaskadierte LDO-Regler mit >60 dB PSRR bei 1 MHz. Sternpunkt-Erdung auf dedizierten Multilayer-Stromebenen verhindert, dass Schaltrauschen aus digitalen Sektionen die Phasenrauschen-Leistung des lokalen HF-Oszillators korrumpiert.
- High-Speed DAC Interface: 14–16 Bit DACs, die mit 10–12 GSPS arbeiten, mit JESD204B/C-Schnittstellen, die als angepasste differentielle Paare vom FPGA zum DAC unter Verwendung von HDI-Konstruktion für feinrastriges BGA-Escape-Routing mit 0,5 mm Ball-Pitch geführt werden — wobei die Eliminierung von Via-Stubs entscheidend ist, um die Integrität des JESD204C-Links bei 32 Gbaud aufrechtzuerhalten.
Einzelphotonen-Auslese- und Kryogenes Interface-Design
Die Auslesesignale von Quantenprozessoren sind außerordentlich schwach — einzelne Mikrowellenphotonen bei 4–8 GHz mit Leistungspegeln von etwa -130 dBm (10⁻¹⁶ W). Die Ausleseelektronik muss diese Signale um 80–100 dB verstärken und dabei minimales Rauschen hinzufügen — das Grundrauschen (Noise Floor) des Auslese-PCBs begrenzt direkt die Fidelität der Qubit-Zustandsunterscheidung und bestimmt, ob ein "Single-Shot Readout" (Einzelschuss-Auslesen) erreichbar ist oder ob statistische Mittelungen über Hunderte von Messungen erforderlich sind.Die Signal-Rausch-Herausforderung ist extrem: Die Auslese-Signalleistung beträgt 10⁻¹⁶ W, während das Johnson-Rauschen (Thermisches Rauschen) einer 50Ω-Last bei Raumtemperatur etwa -174 dBm/Hz beträgt. Der parametrische Josephson-Verstärker (JPA) im Millikelvin-Bereich liefert eine quantenlimitierte erste Verstärkungsstufe, aber die nachfolgende Verstärkerkette auf dem Auslese-PCB darf die Rauschzahl (Noise Figure) nicht um mehr als 0,5 dB verschlechtern — was Abschirmungen, Filterungen und Isolierungen auf PCB-Ebene erfordert, die über das hinausgehen, was kommerzielle HF-Empfängerdesigns verlangen.
Design des Auslesesystem-PCBs
- Abgeschirmtes Verstärkerketten-Layout: Jede Verstärkungsstufe befindet sich in individuell abgeschirmten Kammern (Compartments) mit gefilterten Stromdurchführungen und absorbierendem Material zur Verhinderung von Hohlraumresonanzen (Cavity Resonance) — die Rauschzahl in der Raumtemperatur-Kette wird durch eine sorgfältige Erdungstopologie (Stern-Erdung an jeder Stufe mit einer Einpunkt-Chassisverbindung) unter 1,5 dB gehalten.
- Kryostat Top-Plate Interface Board: 50–200 koaxiale SMA/SMP/SMPM-zu-PCB-Übergänge mit konsistenter 50Ω-Impedanz (Rückflussdämpfung >20 dB bis 12 GHz), wobei die Steckerpositionen mit der physikalischen Geometrie der Kryostaten-Deckplatte auf ±50 μm übereinstimmen. Die Platinenmaterialien werden nach Dimensionsstabilität ausgewählt, um eine Fehlstellung der Steckverbinder bei Temperaturzyklen zu verhindern.
- IQ Demodulations-Schaltungslayout: In-Phase und Quadratur (IQ) Demodulator-Schaltungen mit einer LO-zu-RF-Isolation von >55 dB, Spiegelfrequenzunterdrückung (Image Rejection) von >40 dB und angepasstem I/Q-Verstärkungs- und Phasenabgleich innerhalb von 0,1 dB und 1° — was eine Single-Shot Qubit-Zustandsdiskriminierung mit einer Zuweisungs-Fidelität von über 99 % ermöglicht.
- Kryogenes Flex-Design: Klebstofffreies Polyimid mit gerolltem, geglühtem Kupfer (RA-Kupfer bietet eine 3-fach bessere Ermüdungslebensdauer als galvanisch abgeschiedenes Kupfer), wobei die Leiterbahnbreiten für eine 50Ω-Impedanz berechnet werden unter Berücksichtigung des 7-fachen Anstiegs der elektrischen Leitfähigkeit bei 4K, was die Impedanz um etwa 3–5 % verschiebt.
Sub-Nanosekunden-Timing-Verteilung über Hunderte von Kanälen
Quanten-Gate-Operationen erfordern eine nanosekundengenaue Timing-Präzision über alle Steuerungs- und Auslesekanäle hinweg. Ein 1.000-Qubit-Prozessor mit gemultiplextem Auslesen (Multiplexed Readout) benötigt 500+ synchronisierte Kanäle mit einer Timing-Ausrichtung von besser als 500 ps und einem Trigger-Jitter von unter 50 ps RMS — das schafft eine Herausforderung bei der Taktverteilung (Clock Distribution), die mit zunehmender Zwei-Qubit-Gate-Dichte quadratisch mit der Qubit-Zahl skaliert.Timing-Fehler in Quantensystemen sind nicht nur Leistungseinbußen — sie sind irreversible Quellen für Dekohärenz. Ein Timing-Fehlabgleich von 100 ps während eines Zwei-Qubit Controlled-Z-Gates zwischen Qubits mit 5 GHz Übergangsfrequenzen führt zu einem Phasenfehler von ca. 0,3 Radian — was die Gate-Fidelität katastrophal verschlechtert. Das Clock-Distribution-PCB muss diese Fehlerquelle eliminieren, indem es deterministisches Timing mit angepassten Verzögerungen (Matched-Delay) an jeden Kanal im System liefert.
Architektur des Timing-Distribution-Boards
- Master-Clock mit ultra-niedrigem Jitter: OCXO-Referenz (10 MHz, ±10 ppb) mit integriertem Jitter <50 fs (12 kHz–20 MHz), die über impedanzangepasste 50Ω-Stripline-Taktbäume auf abgeschirmten Innenlagen verteilt wird. Fan-Out Puffer-ICs (LVPECL oder CML) mit einem additiven Jitter <25 fs pro Stufe, mit Längenanpassung innerhalb von ±0,5 mil über alle Zielboards (Destination Boards) hinweg.
- Trigger-Synchronisationsnetzwerk: Digitale Trigger-Leitungen vom zentralen Sequenzer-FPGA zu allen Channel-Boards mit einer Übereinstimmung der Ausbreitungsverzögerung (Propagation Delay) von ±50 ps — verifiziert durch TDR-Messungen auf Produktionsboards. Das Trigger-Routing erfolgt auf dedizierten Signallagen mit Masseabschirmungen darüber und darunter, um eine Kopplung von benachbarten High-Speed-Digitalsignalen zu verhindern.
- High-Speed-Datenkommunikation: PCIe Gen 4, 10GbE oder kundenspezifische LVDS-Links zum Hochladen von Wellenformen und zum Streamen von Messdaten — diese werden parallel zu HF-Signalpfaden geführt, wobei eine Isolation von >60 dB durch Kontinuität der Masseebene und physische Trennung (über das 5-fache der Leiterbahnbreite) aufrechterhalten wird.
- Modulare Backplane-Architektur: Standardisierte Backplane mit kontrollierter Impedanz über alle Board-to-Backplane-Übergänge (Via-Stub-Länge <3 mil durch Back-Drilling), was die Erweiterung der Kanalanzahl durch das Hinzufügen identischer Daughterboards (Tochterplatinen) ermöglicht, ohne das Timing-Distribution-Netzwerk neu qualifizieren zu müssen.
Skalierung der Steuerelektronik von 100 auf 10.000 Qubits
Aktuelle Quantencomputer arbeiten mit 50–1.200 Qubits, aber die Roadmaps von IBM (100.000 bis 2033), Google (1.000.000 bis 2029) und anderen streben Millionen an. Die Steuerelektronik muss proportional mitskalieren, jedoch ohne proportionale Kostensteigerung — die aktuellen Kosten von 500–1.000 USD pro Kanal für Raumtemperatur-Steuerelektronik machen allein die klassische Elektronik eines 1-Million-Qubit-Systems bei der heutigen Architektur zu einem Multimilliarden-Dollar-Posten.Diese Skalierungsherausforderung ist grundlegend ein Problem der PCB-Architektur: Die Erhöhung der Kanaldichte pro Platine, die Reduzierung des Stromverbrauchs pro Kanal und die Ermöglichung von Frequenzbereichs-Multiplexing (Frequency-Domain Multiplexing, FDM), das es erlaubt, über eine physische Leitung mehrere Qubits zu steuern. Die Architektur-Entscheidungen für Leiterplatten in heutigen 1.000-Qubit-Systemen bestimmen, ob die Elektronik durch inkrementelle Verbesserungen auf 100.000 Qubits skaliert werden kann oder ob ein komplettes Redesign erforderlich wird.
Skalierbarkeitsgetriebene Board-Architektur
- Erhöhung der Kanaldichte: Übergang von 8 auf 64 Kanäle pro Platine durch höher integrierte DAC/ADC-ICs, gemeinsam genutzte LO-Verteilung (Local Oscillator) und dichteres HF-Routing — dies reduziert die Elektronikkosten pro Kanal von ca. 800 USD auf <200 USD und senkt den Rack-Platzbedarf von 100 auf 12 Höheneinheiten für ein 1.000-Qubit-Kontrollsystem.
- Multiplexing-Ready Layout: Platinenlayouts, die FDM-Schaltungen aufnehmen, weisen jedem Qubit eine einzigartige Auslesefrequenz innerhalb eines 4–8 GHz-Bandes zu — dadurch kann eine einzige physikalische Koaxialleitung 8–16 Qubits gleichzeitig auslesen und so die Komplexität der Kryostat-Verkabelung proportional reduzieren.
- Kryogener CMOS-Integrationspfad: Board-Architekturen, die für zukünftige kryogene CMOS-Steuer-ICs (Betrieb bei 4K) ausgelegt sind, welche DAC/ADC-Funktionen in den Kryostaten verlagern — dies erfordert neue Schnittstellenstandards zwischen PCB und kryogenem IC, die bei heutigen Platinendesigns bereits antizipiert werden sollten.
- Cost Engineering at Scale: DFM-Optimierung, Maximierung der Panel-Ausnutzung (Panel Utilization) und Bauteilstandardisierung über Control-/Readout-/Timing-Boards hinweg — die Senkung der Elektronikkosten pro Kanal auf das Ziel von <50 USD macht Systeme mit einer Million Qubits erst wirtschaftlich machbar.
Fertigungsdisziplin für Signalreinheit in Quantenqualität
Quantencomputing-Programme reichen von Single-Board-Forschungsprototypen bis hin zu Produktionssystemen, die bei Quanten-Cloud-Providern (IBM Quantum Network, Amazon Braket, Azure Quantum) im Einsatz sind. Die Qualität der HF-Signale hat einen direkten Einfluss auf die Qubit-Gate-Fidelität — was Fertigungskonsistenz zu einer wissenschaftlichen Anforderung mit messbarem Einfluss auf die Ergebnisse der Quantenberechnung macht und nicht bloß zu einer ingenieurtechnischen Qualitätspräferenz.Eine Abweichung von 0.2 dB im Insertion Loss (Einfügedämpfung) zwischen zwei ansonsten identischen Kontrollkanälen erzeugt eine Asymmetrie in der Gate-Kalibrierung, die sich als systematischer Fehler in Multi-Qubit-Algorithmen manifestiert. Fertigungskonsistenz auf dem für Quantenhardware erforderlichen Niveau verlangt nach Prozesskontroll-Infrastrukturen, die die meisten PCB-Hersteller nur für Luft- und Raumfahrt- oder Verteidigungsprogramme vorhalten.
Qualitätsrahmenwerk für Quanten-PCB-Programme
- Forschungsprototypen: 2–10 Platinen mit handbestückten RF-Spezialkomponenten (koaxiale Übergänge, Cavity-Filter, kryogene Stecker), kundenspezifische Testverfahren in Zusammenarbeit mit dem Quantenhardware-Team sowie technische Dokumentation — geliefert in 5–7 Arbeitstagen für eine schnelle Hardware-Iteration während des Qubit-Bring-ups.
- Produktionskontrollsysteme: Quanten-Cloud-Anbieter, die Multi-System-Installationen ausrollen, benötigen eine konsistente HF-Leistung über Hunderte von identischen Platinen — SMT-Bestückung mit SPC-Überwachung von HF-kritischen Prozessen (Lötpastenvolumen auf SMA-Pads, Bauteilplatzierungsgenauigkeit auf impedanzsensiblen Leiterbahnen), 100 % AOI und funktionale HF-Tests stellen die Wiederholbarkeit in der Produktion sicher.
- HF-Performance-Verifizierung auf jedem Board: Messung von Insertion Loss (Einfügedämpfung ±0,15 dB Board-to-Board), Return Loss (Rückflussdämpfung >20 dB bei allen Frequenzen) und Inter-Channel-Isolation (>75 dB) mit dem Netzwerkanalysator auf jedem Produktions-Board — keine stichprobenbasierten Tests. Die Testergebnisse werden mit der Platinenseriennummer verknüpft, um Korrelationsanalysen mit den Leistungsdaten des Quantensystems durchführen zu können.
- Vollständige Prozessrückverfolgbarkeit (Traceability): Laminat-Chargennummer, Kupferfolien-Batch, Alter der Ätzchemie, Laminierungs-Temperatur-/Druckprofil sowie alle Testergebnisse sind mit der jeweiligen Seriennummer der Platine verknüpft — das ermöglicht Ursachenanalysen (Root-Cause Analysis), wenn Quantenhardware-Teams Leistungsschwankungen feststellen, die mit Änderungen in der Steuerelektronik korrelieren.
Quantenhardware-Programme bei HILPCB
HILPCB fertigt Quantum Computing PCBs für Hardwareunternehmen und Forschungslabore, die Quantenprozessoren der nächsten Generation entwickeln — von Universitätsgruppen, die ihren ersten 10-Qubit-Demonstrator bauen, bis hin zu Unternehmen, die Produktionssysteme mit über 1.000 Qubits einsetzen.Unsere Fähigkeiten im Bereich Quanten-PCB umfassen Hochfrequenz-Mikrowellen-Steuerplatinen auf Rogers 4003C/4350B mit ±3 % Impedanz bei 4–12 GHz, HDI-Konstruktionen bis zu 64 Lagen für FPGA- und DAC-BGA Escape-Routing bei 0,5 mm Pitch, mehrkanalige Readout-PCBs mit >75 dB Isolation zwischen den Kanälen verifiziert auf jedem Board, kryogene Flexkabel in klebstofffreiem Polyimid validiert über 500+ Zyklen auf 4K, präzise Taktverteilung mit <50 fs Jitter-Beitrag sowie die Fertigung nach IPC-6012 Klasse 3 mit HF-Leistungsdaten, die bis auf die individuelle Seriennummer rückverfolgbar sind.
Quantum Computing PCB FAQ
Warum sind Standard-FR-4-Materialien für kryogene Quantenschnittstellen ungeeignet?
Standard-FR-4 wird bei Temperaturen unter -60 °C spröde und erleidet schwerwiegende mechanische Degradationen (Mikrorisse, Microcracking). In der 4K-Stufe eines Verdünnungskühlschranks erfordert die extreme thermische Kontraktion dimensionsstabile Materialien wie PTFE oder spezielle Polyimide, um die Integrität der Leiterbahnen und die Zuverlässigkeit der Vias (Durchkontaktierungen) aufrechtzuerhalten.
Wie wirkt sich die PCB-Phasenstabilität auf die Quantengate-Fidelität aus?
Ein Phasenfehler von nur 1° auf der Mikrowellen-Steuerplatine kann eine Gate-Infidelität (Fehlerrate) von 1,5×10⁻⁴ verursachen, was die Möglichkeiten der Quantenfehlerkorrektur beeinträchtigt. Der Phasenbeitrag der Leiterplatte muss durch präzise Impedanzkontrolle und ultrastabile Dielektrika unter 0,1° gehalten werden.
Wie wird das Auslesen einzelner Photonen auf einem PCB realisiert, ohne das Signal zu verlieren?
Auslesesignale sind unglaublich schwach (~-130 dBm). Damit Johnson-Rauschen (Thermisches Rauschen) oder Übersprechen (Crosstalk) das Signal nicht überlagern, verwendet das PCB individuell abgeschirmte Verstärkerkammern, Sternpunkt-Erdung (Star Grounding) und mehrstufige Filterung. Dadurch wird sichergestellt, dass die Verstärkungskette bei Raumtemperatur die Rauschzahl um nicht mehr als 0,5-1,5 dB verschlechtert.
Besprechen Sie Ihre Anforderungen an Quantenelektronik mit unserem RF-Engineering-Team →