Le PCB 10 couches correspond souvent au seuil à partir duquel la technologie HDI à haute densité d’interconnexion ne constitue plus une simple optimisation de conception, mais devient une véritable exigence de fabrication. Avec dix couches, il est courant d’intégrer de grands boîtiers BGA de 500 à 1500 broches au pas de 0.5-0.8mm, plusieurs bus rapides fonctionnant simultanément ainsi qu’un réseau de distribution d’alimentation suffisamment complexe pour nécessiter quatre plans dédiés ou davantage. Dans ce contexte, les vias traversants classiques ne permettent plus, à eux seuls, d’atteindre la densité de routage requise.
À ce niveau de complexité, l’équipe de conception doit généralement déterminer si une architecture multicouche conventionnelle reste réaliste ou s’il faut étudier simultanément les capacités d’un PCB HDI et la définition de l’empilage d’un PCB multicouche.
La question déterminante dans la majorité des projets de PCB 10 couches est très concrète : comment extraire les signaux d’un BGA dense et les acheminer jusqu’à leur destination sans dépasser la surface disponible sur la carte ? La réponse dépend directement du pas du BGA, de son nombre de broches, de la vitesse des signaux et de la technologie de construction retenue : FR-4 standard, empilage hybride haute fréquence ou rigide-flexible. Ce guide analyse ces différents cas en tenant compte des limites de fabrication et des règles DFM qui conditionnent la faisabilité en production.
Des équipes R&D basées notamment en France, aux Pays-Bas et en Australie font régulièrement appel à HILPCB pour le prototypage de PCB HDI 10 couches. Elles bénéficient de délais courts et d’un accompagnement technique dédié en anglais afin de rapprocher les intentions du bureau d’études des contraintes réelles de fabrication.
Capacités de fabrication HILPCB : nous produisons des PCB 10 couches en structures HDI 1+8+1 et 2+6+2, avec vias borgnes percés au laser jusqu’à 0.1mm, vias enterrés dans les noyaux internes et laminage séquentiel avec repérage à ±50μm. Nos capacités couvrent le prototype comme la production en série, avec impédance contrôlée à ±8% et vérification électrique complète.
Dans ce guide
- Pourquoi passer à un PCB 10 couches
- Types de vias HDI et procédés de fabrication
- Routage d’échappement BGA : stratégie selon le pas
- Conception de l’empilage et affectation des couches
- Laminage séquentiel : fonctionnement et impact sur le coût
- Choix des matériaux pour les différentes constructions 10 couches
- PCB 10 couches pour applications haute fréquence et RF
- Constructions rigides-flexibles 10 couches
- Règles DFM pour les PCB HDI 10 couches
- Demander une étude de faisabilité HDI 10 couches
Pourquoi passer à un PCB 10 couches
Le passage de 8 à 10 couches résulte généralement de deux contraintes qui deviennent difficiles à résoudre simultanément sur une carte 8 couches.
Saturation du routage sous les grands circuits intégrés. Les FPGA, SoC et processeurs applicatifs modernes utilisent fréquemment des boîtiers BGA de 500-2000 broches avec un pas de 0.4-1.0mm. Sur un PCB 8 couches, ces composants peuvent saturer les canaux disponibles sur les quatre couches de signaux, surtout lorsque plusieurs composants à grand nombre de broches sont placés à proximité. Une carte 10 couches permet de disposer de cinq ou six couches de signaux. Il devient alors possible d’attribuer des couches spécifiques à chaque interface : mémoire DDR sur une paire de couches, PCIe sur une autre et USB/Ethernet sur une troisième, sans obliger plusieurs bus critiques à partager les mêmes ressources de routage.
Complexité croissante de la distribution d’alimentation. Une conception comportant 5-8 rails de tension différents exige des plans suffisamment propres et à faible impédance. Sur une carte 8 couches, deux plans d’alimentation doivent souvent accueillir l’ensemble des domaines de tension au moyen de plans fractionnés. Avec 10 couches, il devient possible de réserver trois plans à l’alimentation, ce qui limite les découpages de plans et les problèmes d’intégrité du signal qu’ils peuvent provoquer.
Au niveau du circuit imprimé seul, le passage de 8 à 10 couches entraîne généralement une hausse de coût d’environ 20-30%. Lorsque des vias HDI borgnes et/ou enterrés sont nécessaires, les opérations HDI ajoutent encore 15-30% au coût de base du multicouche. Cette comparaison doit toutefois être effectuée à l’échelle du système : agrandir une carte 8 couches afin de conserver uniquement des vias traversants peut finalement coûter davantage lorsque l’encombrement du boîtier, la position des connecteurs et les contraintes mécaniques d’intégration sont pris en compte.
Types de vias HDI et procédés de fabrication
Les structures de vias HDI constituent l’une des caractéristiques de fabrication les plus importantes d’un PCB 10 couches. Chaque type de via impose ses propres séquences de production, limites dimensionnelles et conséquences économiques.
Vias borgnes
Un via borgne relie une couche externe à une ou plusieurs couches internes sans traverser toute l’épaisseur du PCB. Sur une construction 10 couches, les configurations les plus courantes sont les suivantes.
L1-L2 et L9-L10, vias borgnes sur une seule couche : ils relient la couche de signal externe au plan adjacent et représentent la solution HDI la plus simple et la moins coûteuse. Après le laminage final, ils peuvent être réalisés au laser pour des diamètres ≤0.15mm ou par perçage mécanique à profondeur contrôlée pour des diamètres supérieurs. Dans une construction séquentielle, il est également possible de percer et métalliser les paires de couches externes avant leur laminage.
L1-L3 ou L1-L4, vias borgnes multicouches : ces vias franchissent 2-3 couches et permettent de faire passer directement un signal de la surface vers une couche de routage interne. Pour obtenir une métallisation cuivre fiable, le rapport d’aspect profondeur/diamètre ne doit pas dépasser 1:1. Ainsi, un via borgne traversant 0.2mm de diélectrique doit présenter un diamètre d’au moins 0.2mm.
Les vias borgnes percés au laser, ou microvias, sont obtenus par ablation du diélectrique au moyen d’un laser UV ou CO2. Le laser UV produit des trous plus propres et plus précis, typiquement de 0.075-0.10mm de diamètre, mais avec une cadence inférieure. Le laser CO2 est plus rapide, mais les diélectriques renforcés par fibres de verre nécessitent un masque conforme ou un procédé utilisant une ouverture dans le cuivre. Un microvia courant mesure 0.1mm (4mil) à son ouverture supérieure et 0.06mm au fond, ce qui lui donne un profil conique.
Vias enterrés
Les vias enterrés relient exclusivement des couches internes et ne sont visibles sur aucune des deux faces du PCB. Sur un PCB 10 couches, des configurations telles que L2-L9, couvrant l’ensemble du noyau interne, L3-L8 ou L4-L7 sont fréquemment utilisées.
Le perçage et la métallisation de ces vias doivent être réalisés sur les couches internes avant le laminage final. Le noyau interne est donc fabriqué puis testé électriquement comme un circuit multicouche indépendant avant l’ajout des couches externes d’accumulation. L’intérêt est majeur en matière de densité : les vias enterrés n’occupent aucune surface de routage sur les couches externes et préservent ainsi l’espace disponible sous les composants. En contrepartie, leur fabrication impose au minimum un cycle de laminage supplémentaire ainsi qu’un contrôle électrique du noyau interne.
Notation des empilages de vias
L’industrie utilise une notation standardisée pour identifier les constructions HDI :
- 1+8+1 : une couche d’accumulation de chaque côté d’un noyau 8 couches. Cette structure permet notamment les vias borgnes L1-L2 et L9-L10.
- 2+6+2 : deux couches d’accumulation de chaque côté d’un noyau 6 couches. Elle autorise les vias borgnes L1-L2, L1-L3, L8-L10 et L9-L10.
- 1+N+1 avec vias enterrés : une couche d’accumulation par face, complétée par des vias enterrés dans le noyau, par exemple L3-L8.
Pour un PCB 10 couches, la structure 1+8+1 représente généralement la solution HDI la plus économique. Elle ne nécessite qu’un cycle de laminage séquentiel par face, contre deux cycles pour une construction 2+6+2.
Routage d’échappement BGA : stratégie selon le pas
Le routage d’échappement d’un BGA constitue l’une des principales raisons de choisir une architecture 10 couches. La stratégie de sortie des signaux dépend directement du pas entre les billes, chaque géométrie imposant des règles spécifiques de vias et de pistes.
BGA au pas de 1.0mm
Avec un pas de 1.0mm, la majorité des signaux peuvent encore être extraits au moyen de vias traversants classiques associés à un éventail en « os de chien ». La grille de 1.0mm laisse suffisamment de place — 0.7mm entre des pastilles de vias avec un perçage de 0.3mm — pour faire passer une piste entre deux vias adjacents avec une règle piste/espacement de 4/4mil.
Deux couches de signaux suffisent généralement pour sortir l’ensemble des connexions d’un BGA à matrice complète de 1.0mm comportant jusqu’à 600 broches. Le via dans la pastille n’est pas indispensable à ce pas, mais il peut être retenu pour simplifier le placement et réduire la surface globale de la carte.
BGA au pas de 0.8mm
À 0.8mm, l’espace entre les pastilles de vias se réduit fortement. Un éventail classique avec vias traversants reste envisageable pour les 2-3 rangées périphériques, mais les rangées centrales ne permettent plus de faire passer des pistes entre les pastilles avec des règles standard de 4/4mil.
Une approche courante consiste à employer des vias dans les pastilles, remplis puis recouverts, pour les deux rangées externes, tout en conservant un éventail en os de chien pour les rangées intérieures. Trois couches de signaux sont généralement nécessaires : L1 pour la périphérie, L3 pour l’anneau suivant, puis L5 ou L7 pour les connexions centrales restantes.
BGA au pas de 0.65mm
Avec un pas de 0.65mm, les vias traversants deviennent trop volumineux pour s’insérer dans la matrice de pastilles sans bloquer les canaux de routage voisins. Le recours à des microvias borgnes devient alors nécessaire :
- les rangées extérieures sortent par des vias borgnes L1-L2 de 0.1mm de diamètre avec une pastille de 0.25mm ;
- les signaux basculent ensuite vers des couches de routage internes telles que L3, L5 et L7 afin d’être acheminés horizontalement vers leur destination ;
- le via dans la pastille associé à un microvia percé au laser devient obligatoire, car l’espace disponible ne permet plus une géométrie en os de chien.
Pour un BGA au pas de 0.65mm comportant plus de 300 billes, un empilage HDI 10 couches 1+8+1 constitue le minimum raisonnablement exploitable en pratique.
BGA au pas de 0.5mm
À 0.5mm, même les microvias borgnes d’une structure 1+8+1 peuvent atteindre leurs limites lorsque le boîtier comporte un grand nombre de connexions. Un composant de 500+ billes au pas de 0.5mm peut imposer une construction HDI 2+6+2 afin de disposer de couches supplémentaires pour l’échappement, ou nécessiter une combinaison de vias borgnes et enterrés. Le diamètre des microvias doit être de 0.1mm ou moins, avec des pastilles de capture de 0.2-0.25mm.
Pour les BGA 0.5mm les plus exigeants, notamment ceux de 1000+ broches, un PCB 10 couches peut ne plus offrir une capacité de routage suffisante. Il faut alors envisager 12 couches ou davantage ou adopter une architecture HDI à interconnexion entre toutes les couches.
Conception de l’empilage et affectation des couches
Un bon empilage 10 couches ne consiste pas simplement à ajouter des couches de cuivre. Il doit équilibrer la capacité de routage, le contrôle d’impédance, la distribution des alimentations et les contraintes de fabrication.
Empilage 10 couches recommandé
| Couche | Fonction | Couplage | Affectation typique |
|---|---|---|---|
| L1 | Signal (dessus) | Microruban → L2 | Face composants, échappement BGA |
| L2 | Plan de masse | — | Référence continue |
| L3 | Signal (interne 1) | Ligne triplaque L2/L4 | Routage haut débit |
| L4 | Plan d’alimentation 1 | — | Tension principale |
| L5 | Signal (interne 2) | Ligne triplaque L4/L6 | Routage général |
| L6 | Plan de masse | — | Référence centrale |
| L7 | Signal (interne 3) | Ligne triplaque L6/L8 | Routage général |
| L8 | Plan d’alimentation 2 | — | Tension secondaire |
| L9 | Signal (interne 4) | Ligne triplaque L8/L10 | Routage haut débit |
| L10 | Plan de masse | Microruban L9→L10 | Référence inférieure |
Stratégie d’affectation des couches
Toutes les couches de signaux n’offrent pas les mêmes performances électriques. Leur position dans l’empilage détermine leur mode de propagation, leur couplage aux plans de référence et leur sensibilité aux perturbations.
- L1 et L10, microrubans externes : adaptées aux signaux haute fréquence pour lesquels des pistes courtes, un réglage d’impédance plus accessible et une connexion directe aux composants sont recherchés.
- L3 et L9, lignes triplaques proches des faces : particulièrement adaptées aux bus à impédance contrôlée tels que DDR, PCIe et LVDS. Les deux plans de référence assurent un excellent blindage et limitent la diaphonie.
- L5 et L7, lignes triplaques centrales : adaptées aux signaux moins rapides, à la distribution d’horloge et aux liaisons devant être fortement isolées du rayonnement des composants. Leur position centrale apporte également la meilleure stabilité thermique pour les pistes sensibles à l’impédance.
Laminage séquentiel : fonctionnement et impact sur le coût
Un PCB HDI 10 couches nécessite un laminage séquentiel, c’est-à-dire plusieurs étapes successives de pressage. Cette phase compte parmi les opérations les plus critiques pour le rendement de fabrication et la fiabilité à long terme.
Procédé d’une structure 1+8+1
Fabrication du noyau interne : le noyau 8 couches L2-L9 est produit comme un PCB multicouche conventionnel avec un premier laminage en une seule presse. Les motifs de toutes les couches internes, les éventuels vias enterrés et les plans sont réalisés puis soumis à un contrôle électrique.
Préparation des couches d’accumulation : la feuille de cuivre et le préimprégné, ou éventuellement le cuivre revêtu de résine RCC, sont préparés pour former les couches externes L1 et L10.
Deuxième laminage : les matériaux d’accumulation sont pressés simultanément sur les deux faces du noyau déjà contrôlé. Les profils de température et de pression sont maîtrisés afin d’obtenir une adhésion sans vide tout en préservant la géométrie du noyau interne.
Formation des vias borgnes : après laminage, les connexions L1-L2 et L10-L9 sont percées au laser pour les microvias ≤0.15mm, ou mécaniquement avec contrôle de profondeur lorsqu’un perçage plus important est nécessaire.
Métallisation et traitement des couches externes : les vias borgnes sont métallisés, puis les motifs cuivre de L1 et L10 sont imagés et gravés.
Impact du laminage séquentiel sur le coût
| Structure HDI | Cycles de laminage supplémentaires | Surcoût approximatif |
|---|---|---|
| 10 couches standard (sans HDI) | 0 | Référence |
| 1+8+1 (vias borgnes uniquement) | 1 par face | +15-25% |
| 1+8+1 avec vias enterrés | 1 par face + 1 pour le noyau | +30-45% |
| 2+6+2 | 2 par face | +40-60% |
Paramètres de procédé critiques
- Repérage : les motifs des couches d’accumulation doivent être alignés sur les cibles du noyau interne avec une précision de ±50μm en fabrication standard ou ±25μm pour les procédés avancés. Les systèmes de reconnaissance du perçage laser se calent sur les repères de la couche qui vient d’être métallisée.
- Profondeur des vias borgnes : le laser doit s’arrêter précisément sur la couche de cuivre cible. Des systèmes de détection du cuivre associés à des réglages de puissance étalonnés assurent une profondeur reproductible.
- Remplissage par la résine : le préimprégné situé entre l’accumulation et le noyau doit remplir complètement les espaces entre les motifs de cuivre. Des vides ou un remplissage insuffisant créent des zones fragiles susceptibles de se délaminer.
Coupe d’un PCB HDI 10 couches en structure 1+8+1 montrant des microvias borgnes L1-L2 percés au laser et reliés au noyau interne. Ces microvias de 0.1mm rendent possible l’échappement de BGA à pas fin là où des vias traversants ne permettraient plus de router les signaux. Cette technologie est fondamentale pour les cartes HDI 10 couches intégrant des SoC et FPGA dans les équipements grand public, industriels et automobiles.
Choix des matériaux pour les différentes constructions 10 couches
FR-4 pour les PCB 10 couches standard
Pour la majorité des cartes 10 couches fonctionnant en dessous de 5Gbps, le FR-4 à Tg élevé avec Tg ≥170°C constitue le choix de référence. Les couches du noyau interne doivent en effet supporter les contraintes thermiques des cycles successifs de laminage. Un FR-4 standard de Tg 130°C peut présenter une instabilité dimensionnelle lors du deuxième passage en presse.
Parmi les matériaux à Tg élevé adaptés figurent ITEQ IT-180A (Tg 175°C), Isola 370HR (Tg 180°C) et Shengyi S1000-2 (Tg 170°C). Leur stabilité sur l’axe Z favorise la fiabilité des connexions réalisées par vias borgnes et enterrés.
Matériaux à faibles pertes pour les PCB 10 couches haut débit
Lorsque le débit dépasse 5Gbps, comme dans les conceptions utilisant PCIe Gen 4, 10GbE ou USB4, les couches du noyau interne peuvent être réalisées avec des matériaux à pertes intermédiaires tels qu’ITEQ IT-150DA (Df 0.010) ou Panasonic Megtron 4 (Df 0.005). Pour limiter le coût, les couches d’accumulation externes peuvent conserver un préimprégné FR-4 standard, ce qui forme un empilage hybride.
Lorsqu’un même PCB transporte des signaux de plus de 10Gbps sur plusieurs couches, une construction entièrement à faibles pertes utilisant Megtron 6 (Df 0.002) dans tout l’empilage permet d’obtenir l’atténuation de canal la plus faible.
Matériaux des couches d’accumulation
Le diélectrique des couches externes d’accumulation L1 et L10 peut être réalisé avec un préimprégné standard associé à une feuille de cuivre ou avec du cuivre revêtu de résine RCC. Le RCC fournit un diélectrique plus mince et plus homogène, généralement de 50-80μm, ce qui facilite la réalisation de microvias au laser. Cette épaisseur réduite autorise des diamètres de vias plus faibles et des rapports d’aspect plus élevés.
Une feuille de cuivre ultrafine de 9μm ou 12μm sur les couches d’accumulation facilite par ailleurs la gravure de géométries fines à 3/3mil ou 2.5/2.5mil piste/espacement, une caractéristique essentielle pour acheminer les pistes à l’intérieur d’empreintes BGA très denses.
PCB 10 couches pour applications haute fréquence et RF
Certains équipements combinent une section radiofréquence et un traitement numérique complexe sur la même carte. Dans ce cas, dix couches peuvent être nécessaires pour séparer correctement les deux domaines. L’empilage hybride d’une petite cellule 5G ou d’un module radar automobile peut, par exemple, utiliser du Rogers 4350B sur L1 pour le frontal RF et du FR-4 à Tg élevé sur L2-L10 pour le routage numérique et la distribution d’alimentation.
Sur ces PCB 10 couches haute fréquence, plusieurs paramètres doivent être maîtrisés : choix du film de liaison entre Rogers et FR-4, avec Rogers 4450F ou préimprégné FR-4 ; compatibilité des coefficients de dilatation thermique entre les familles de matériaux, la série Rogers 4000 étant celle qui se rapproche le plus du FR-4 ; et calcul d’impédance à partir de la valeur Dk propre à chaque couche. À géométrie équivalente, une piste de 50Ω sur Rogers (Dk 3.48) doit être plus large qu’une piste de 50Ω sur FR-4 (Dk 4.3).
Constructions rigides-flexibles 10 couches
Les PCB rigides-flexibles 10 couches représentent un segment plus spécialisé, mais ils répondent à des besoins critiques dans les dispositifs médicaux, les équipements militaires et l’électronique aérospatiale. Dans ces secteurs, supprimer des connecteurs et permettre une intégration tridimensionnelle peut améliorer la fiabilité du système.
Une configuration rigide-flexible 10 couches typique, notée 10R-4F, comporte 4 couches flexibles traversant à la fois les zones rigides et flexibles, ainsi que 6 couches rigides supplémentaires limitées aux parties rigides. Les couches souples sont réalisées en polyimide sans adhésif avec cuivre recuit laminé, tandis que les zones rigides utilisent du FR-4 à Tg élevé. La fabrication nécessite un détourage à profondeur contrôlée au niveau de la transition rigide-flexible avec une précision de ±4mil.
Règles DFM pour les PCB HDI 10 couches
Règles de conception des microvias
| Paramètre | Standard | Avancé |
|---|---|---|
| Diamètre du microvia (haut) | 0.15mm | 0.10mm |
| Pastille de capture du microvia | 0.30mm | 0.25mm |
| Pastille cible du microvia | 0.30mm | 0.25mm |
| Rapport d’aspect (profondeur:diamètre) | 0.8:1 max | 1:1 max |
| Espacement entre pastilles | 0.15mm min | 0.10mm min |
Budget de repérage pour les constructions séquentielles
Avec plusieurs laminages successifs, l’erreur cumulée d’alignement entre L1 et les couches les plus centrales du noyau, L5/L6, peut atteindre ±100μm. Les couronnes annulaires des couches internes doivent donc absorber le décalage maximal possible. Une valeur minimale de 75μm sur les couches internes offre une marge suffisante pour une fabrication HDI 10 couches standard.
Équilibrage du cuivre
Les couches d’accumulation L1 et L10 sont particulièrement sensibles à l’équilibrage du cuivre, puisqu’elles subissent une gravure distincte après le laminage final. Pour réduire le risque de voilage dû aux contraintes différentielles pendant la dernière gravure et la polymérisation du vernis épargne, il convient de maintenir l’écart de densité de cuivre entre L1 et L10 dans une limite de 15%.
Demander une étude de faisabilité HDI 10 couches
HILPCB fabrique des PCB 10 couches avec des capacités HDI complètes, depuis les premières cartes de validation jusqu’aux volumes de production.
Structures HDI : configurations 1+8+1, 2+6+2 et architectures personnalisées avec microvias laser jusqu’à 0.1mm. Fabrication de vias enterrés avec contrôle électrique effectué avant laminage.
Laminage séquentiel : procédés à plusieurs cycles avec repérage à ±50μm, détection du cuivre pour contrôler la profondeur des vias borgnes et vérification du remplissage de résine sans vide.
Systèmes de matériaux : FR-4 à Tg élevé, stratifiés à faibles pertes Megtron 4/6, Rogers 4350B pour constructions RF hybrides et configurations rigides-flexibles en polyimide. Les empilages hybrides associant plusieurs qualités de matériaux sont également pris en charge.
Géométries fines : piste/espacement de 3/3mil en standard et 2.5/2.5mil sur les couches d’accumulation utilisant une feuille de cuivre ultrafine. Microvias laser de 0.1mm et perçage mécanique de 0.15mm.
Assurance qualité : contrôle électrique à 100%, AOI, vérification par coupe micrographique de toutes les positions de vias uniques et conformité IPC Classe 3. Une prestation complète d’assemblage SMT est disponible pour la fourniture de cartes assemblées.
Production : prototypes NPI à partir de 7 jours ouvrés, puis production en volume avec traçabilité complète des lots et SPC.