Fabricant de PCB HDI | Cartes à microvias en fabrication rapide

Choisir HDI lorsque la densité, l’échappement package ou la structure microvia rend le PCB difficile.

• Adapté: microvias/VIPPO, fanout fine pitch, vias borgnes/enterrés, routage dense sur cartes à interconnexion haute densité et PCB HDI
• Moins adapté: si le projet relève encore du prototype pur, d’une décision matière seule ou d’un autre process plus proche
• Données devis: BOM, Gerber/ODB++, pick-and-place ou perçages, empilement PCB HDI, plans, exigences de test, quantité cible, emballage et standard qualité
• Pages liées: multilayer-pcb, high-speed-pcb, ic-substrate-pcb

• PCB HDI: à utiliser lorsque l'empilement de microvias, le VIPPO et l'échappement de boîtier BGA à pas fin pilotent la conception.
• multilayer-pcb: à utiliser lorsque ce périmètre voisin correspond mieux au build.
• high-speed-pcb: à utiliser lorsque le sourcing, le volume ou la responsabilité process pointe vers cette page.
• ic-substrate-pcb: à utiliser lorsque l’assemblage aval ou le périmètre système s’élargit.

Choisir entre une carte multicouche classique et une construction HDI est une décision de coût autant que technique. Un fabricant de PCB HDI multicouche doit pouvoir montrer où se situe le point de bascule pour votre conception, car ajouter des couches de build-up coûte cher et n'est pas toujours nécessaire.

Quand la HDI est vraiment nécessaire. La HDI justifie son coût lorsque le routage d'échappement des composants à fort nombre de broches ne tient plus dans les couches disponibles, lorsque le pas des boîtiers impose le via-in-pad, ou lorsque le contour de la carte limite le nombre de couches. Si le seul objectif est de réduire la taille de la carte, une multicouche standard avec des règles de conception plus fines peut s'avérer moins chère et plus rapide.

Planifier une voie économique et à faible coût. Une construction HDI économique consiste généralement à limiter le nombre de stratifications séquentielles, à retenir le microvia le plus grand compatible avec la densité visée et à préférer les vias décalés aux vias empilés lorsque c'est possible. Pour comparer des devis HDI à bas prix, raisonnez en coût total et non en prix unitaire : une construction qui atteint plus vite le rendement de série revient moins cher qu'un devis nominalement inférieur exigeant plusieurs itérations de carte.

Gestion avancée des vias et prototypage. La gestion des vias sur une carte HDI avancée — quels vias remplir, lesquels empiler, où prévoir un contre-perçage — se décide de préférence avec le fabricant avant la libération des données de fabrication. Un lot de prototypes HDI valide l'empilement, la qualité de remplissage et les objectifs d'impédance sur de vrais panneaux. Ces résultats deviennent ensuite la référence d'acceptation en série, bien plus fiable que de transférer des hypothèses d'un fournisseur à l'autre.

Si la conception est guidée par la densité sans exigence d'impédance, comparez les options substrat IC ou demandez une revue d'ingénierie du budget de couches avant de figer la structure d'empilement.

Quand l'empilement de build-up lève la dernière contrainte de rigidité et que l'ensemble doit malgré tout se plier dans un boîtier, il reste à choisir entre la HDI sur carte rigide et une construction PCB flexible ; le flexible garde l'interconnexion dans la même pièce au lieu d'ajouter une paire de connecteurs.

Pour le packaging en trois dimensions, le PCB rigid-flex réunit une densité de microvias de classe HDI sur les zones rigides et une interconnexion flexible — souvent moins cher que deux cartes HDI reliées par un câble.

La progression de 1+N+1 à 2+N+2 se produit généralement lorsque les BGAs avec un pas de 0,8 mm dépassent 400–600 broches. Sur les cartes HDI, nous modélisons la résonance des moignons de vias autour de 0,25λ (un quart de longueur d'onde) près de 10 GHz et déplaçons les réseaux critiques vers des chemins aveugles/back-drillés. Les transitions à faible perte (Df 0,009–0,012) sont justifiées une fois que le budget d'insertion-perte tombe en dessous de ~0,8–1,0 dB/pouce. Voir fabrication HDI et optimisation des vias aveugles.

La fiabilité des microvias empilés dépend d'un cuivre uniforme à travers un placage séquentiel. Nous visons ≥18–20 μm au niveau du barillet, vérifié par coupe transversale. Les empilements décalés améliorent la durée de vie en cycle thermique de 20–30% mais nécessitent plus d'espace. Le CTE de remplissage VIPPO est ajusté (≈45–55 ppm/°C) pour limiter la contrainte des joints de soudure ; le remplissage en cuivre est sélectionné lorsque la dissipation de chaleur par via dépasse ~2 W.

La technologie des microvias HDI repose sur trois capacités : former de très petits trous de façon fiable, les remplir et les métalliser sans vides, puis les empiler ou les décaler sur plusieurs couches de build-up. Chacune possède sa propre fenêtre de process, et la conception doit rester dans cette fenêtre pour être fabricable en volume.

Formation des microvias laser. Le perçage laser des microvias HDI utilise des sources UV ou CO₂ selon le diélectrique et le diamètre visé. Le laser UV donne des parois plus propres et un contrôle de diamètre plus serré dans les diélectriques minces ; le CO₂ est plus rapide lorsque le diélectrique s'y prête. La limite pratique tient à l'épaisseur du diélectrique et au pad de capture visé, pas au laser seul — un microvia plus petit que ce que le process peut attraper de façon fiable est un problème de rendement, pas un gain de densité.

Remplissage des vias et fiabilité. Le remplissage des vias (cuivre plein ou résine bouchée avec calotte de cuivre) protège les vias empilés des produits chimiques piégés et des défaillances mécaniques. Ce sont les vias remplis et planarisés qui permettent au microvia suivant d'atterrir directement au-dessus. Un remplissage incomplet se traduit plus tard par du dégazage, des fissures de barillet ou une délamination au refusion — la qualité de remplissage est donc une exigence de fiabilité, pas d'esthétique.

Structures borgnes, enterrées et empilées. Une carte HDI avancée à vias borgnes et enterrés associe les microvias aux traversants borgnes et enterrés classiques pour libérer de la surface de routage sur les couches internes. Le nombre de stratifications séquentielles augmente avec chaque couche de build-up, et chaque cycle de stratification supplémentaire ajoute coût, délai et risque. Quand une seule couche de build-up suffit, une structure 1+N+1 est presque toujours une meilleure décision commerciale qu'un empilement Any-Layer.

Empilement et impédance. Le choix de l'empilement des microvias détermine les plans de référence offerts aux signaux rapides ; les transitions de vias jouent donc sur la continuité d'impédance. Consultez les conseils PCB haute vitesse lorsque la HDI sert la densité plutôt que la performance RF.

La réduction des moignons de vias et le couplage serré des plans améliorent la perte de retour sur les cartes HDI haute densité et les PCB HDI multicouches. Pour les paires différentielles >10 Gbps, nous utilisons des architectures aveugles/back-drillées pour éliminer les moignons résonants. La sélection des matériaux se tourne vers les ultra-faibles pertes (Df 0,005–0,007) lorsque le produit dB/in-GHz approche des limites. Notre modélisation d'impédance utilise l'EM 3D pour les réseaux de vias et les transitions, atteignant une tolérance de production de ±5% avec corrélation par coupon. Le cuivre à profil bas (Rz <2 μm) réduit la perte conductrice de 15–20%. Les diélectriques de construction minces (50–75 μm) permettent une inductance de boucle PDN inférieure à 100 pH.

Lorsque le canal haute vitesse doit en plus respecter un objectif de pertes aux fréquences RF ou millimétriques, le diélectrique compte autant que la structure des vias ; les familles de laminés Rogers offrent la stabilité Dk/Df que les transitions de microvias seules ne peuvent garantir.

Automobile ADAS : 2+N+2 avec des couches RF à faible perte sélectives, perte d'insertion <0,3 dB/po à 77 GHz, vias thermiques remplis de cuivre offrant θJB <2 °C/W.

Médical : miniaturisation sur toutes les couches avec documentation ISO 13485.

Datacom/5G : 25–56 Gbit/s SERDES ; voir Technologie PCB 5G.

Grand public : HDI sélectif uniquement là où la densité l'exige, réduisant les coûts de 15–25 %.