112G SerDes routing stackup : maîtriser les défis des liaisons ultra-haute vitesse et des faibles pertes des PCB à intégrité de signal élevée

Avec la croissance explosive de la demande en bande passante provenant des centres de données, de l'intelligence artificielle et des communications 5G, les taux de transmission de données sont entrés dans la nouvelle ère des 112 Gbps/s. Dans ce contexte, la technologie 112G SerDes (Serializer/Deserializer) est devenue le cœur de la réalisation des interconnexions à grande vitesse de nouvelle génération. Cependant, des vitesses aussi élevées posent des défis sans précédent pour la conception et la fabrication des PCB. Un 112G SerDes routing stackup soigneusement conçu n'est plus une simple structure de stratification, mais une ingénierie système intégrant la science des matériaux, la théorie des champs électromagnétiques et des processus de fabrication de précision. Il détermine directement l'intégrité du signal, la stabilité de la liaison et le succès ou l'échec final du produit.

Cet article servira de 112G SerDes routing guide détaillé. Du point de vue d'un expert en conception de connecteurs et de vias, nous analyserons en profondeur les éléments clés pour construire un PCB à intégrité de signal haute vitesse et haute performance. Nous explorerons chaque étape, du budget de canal et de la sélection des matériaux jusqu'à la faisabilité de fabrication, pour vous aider à maîtriser ce domaine technologique complexe. Pour les concepteurs dédiés au développement de PCB haute vitesse de pointe, comprendre et maîtriser un 112G SerDes routing stackup optimisé est une voie indispensable vers le succès. Highleap PCB Factory (HILPCB), s'appuyant sur sa profonde expérience dans le domaine de la haute vitesse, s'engage à fournir à ses clients un support complet, du prototype à la production en série.

Pourquoi le budget de canal 112G SerDes est-il si strict ?

En conception 112G SerDes, tout commence par le budget de canal (Channel Budget). Le budget de canal définit la perte de signal maximale autorisée et la marge de bruit (noise margin) pour l'ensemble de la liaison physique, de l'émetteur (Tx) au récepteur (Rx). Par rapport aux générations précédentes (telles que 28G/56G), le budget de la liaison 112G est extrêmement strict, principalement en raison de l'adoption de la signalisation PAM4 (Pulse Amplitude Modulation 4-level).

Le PAM4 transmet 2 bits pendant chaque cycle de symbole, réduisant de moitié le taux de bauds (baud rate) et allégeant ainsi une partie de la pression sur la bande passante. Cependant, le prix à payer est une réduction du rapport signal/bruit (SNR) d'environ 9,5 dB, ce qui augmente considérablement sa sensibilité au bruit et à l'atténuation du signal. La fréquence de Nyquist du signal 112G PAM4 atteint jusqu'à 28 GHz. À cette fréquence, des structures telles que les pistes de PCB, les vias et les connecteurs introduisent une perte d'insertion (Insertion Loss, IL) massive.

Un canal 112G typique comprend plusieurs parties, dont chacune « consommera » le précieux budget de perte :

• Boîtier ASIC : Les pistes du substrat et les vias du boîtier BGA sont le premier arrêt des pertes.
• Pistes de PCB : C'est la source principale de perte, directement affectée par la perte diélectrique du matériau, la perte du conducteur (effet de peau et rugosité de la feuille de cuivre) et la longueur de la piste.
• Vias : Comprenant les trous traversants, les vias borgnes ou les vias enterrés, ils constituent les principaux points de discontinuité d'impédance sur le trajet du signal. Ils génèrent des réflexions et des pertes supplémentaires, en particulier dans les grands PCB de fond de panier (backplane PCB).
• Connecteurs : Les connecteurs haute vitesse tels que QSFP-DD et OSFP, ainsi que leurs structures internes et leurs points de connexion (Launch) au PCB, doivent également être modélisés avec précision.
• Assemblages de câbles (en option) : Dans les scénarios d'interconnexion entre racks, le câble lui-même et ses connecteurs font également partie du canal.

La perte d'insertion totale de l'ensemble du canal doit généralement être contrôlée dans une limite de 30 à 35 dB (@28 GHz). Une perte excessive dans un seul maillon peut entraîner l'échec de l'établissement de la liaison ou un taux d'erreur binaire (BER) dépassant la norme. Par conséquent, une modélisation précise du canal et l'allocation du budget constituent la première étape, et la plus critique, de la conception d'un 112G SerDes routing stackup.

Comment choisir les bons matériaux low-loss ?

La sélection des matériaux est la base de la construction d'un low-loss 112G SerDes routing. À la haute fréquence de 28 GHz, la perte du matériau FR-4 traditionnel est inacceptablement élevée, et il est impératif d'utiliser des stratifiés à faible ou très faible perte spécialement développés pour les applications haute vitesse. Les indicateurs fondamentaux pour évaluer les performances des matériaux sont la constante diélectrique (Dk) et le facteur de dissipation (Df).

• Constante diélectrique (Dk) : Le Dk affecte la vitesse de propagation du signal et l'impédance caractéristique. Dans la conception haute vitesse, nous recherchons une valeur Dk qui reste stable sur toute la bande de fréquences afin de réduire la dispersion. Dans le même temps, une valeur Dk plus faible permet d'obtenir des pistes plus larges, réduisant ainsi les pertes du conducteur.
• Facteur de dissipation (Df) : Le Df quantifie directement la mesure dans laquelle le matériau diélectrique absorbe l'énergie électromagnétique et la convertit en chaleur, ce qui en fait la principale source de perte diélectrique. Pour le 112G SerDes, la valeur Df à 28 GHz doit être inférieure à 0,004, voire atteindre le niveau de 0,002.

Outre le Dk et le Df, deux autres facteurs sont tout aussi cruciaux :

1. Effet de trame de la fibre de verre (Fiber Weave Effect) : La structure périodique des tissus de fibre de verre traditionnels entraîne une non-uniformité locale du Dk. Lorsque la longueur de la piste est comparable au pas des faisceaux de fibres, cela provoque des fluctuations d'impédance et des écarts de synchronisation (skew), dégradant ainsi le signal différentiel. Les solutions comprennent :

   • L'utilisation de tissus de fibre de verre aplatis (ex. 1078, 1067).
   • L'utilisation de verre mécaniquement étalé (Mechanically Spread Glass).
   • La rotation des pistes d'un petit angle (par exemple 1 à 5 degrés) lors du routage pour éviter d'être parallèle à la chaîne et à la trame de la fibre de verre.

2. Rugosité du cuivre (Copper Roughness) : À haute fréquence, "l'effet de peau", où le courant se concentre à la surface du conducteur, devient extrêmement prononcé. Une feuille de cuivre rugueuse augmente la longueur du trajet du courant, augmentant ainsi la perte du conducteur. Par conséquent, il est indispensable de choisir des feuilles de cuivre lisses à très bas profil (VLP) ou à profil ultra-bas (ULP), dont le Rq (rugosité quadratique moyenne) est généralement inférieur à 2 microns.

Quelles sont les stratégies clés pour le contrôle de l'impédance et la gestion de la diaphonie ?

Dans un 112G SerDes routing stackup, le contrôle précis de l'impédance et la suppression stricte de la diaphonie (crosstalk) sont les deux autres piliers garantissant la qualité du signal.

Contrôle de l'impédance : L'impédance différentielle doit généralement être contrôlée à 100 ohms ou 90 ohms, avec une tolérance devant atteindre ±7 %, voire ±5 %. Toute structure géométrique s'écartant de l'impédance cible provoquera des réflexions de signal, augmentant la perte d'insertion et la gigue (jitter). Les facteurs influençant l'impédance comprennent :

• Largeur et épaisseur des pistes : La précision de la gravure lors du processus de fabrication affecte directement la largeur finale de la ligne.
• Épaisseur de la couche diélectrique : Le contrôle de l'épaisseur du PP (Prepreg) après la stratification est crucial.
• Valeur Dk du matériau : Il est indispensable d'utiliser la valeur Dk fournie par le fabricant, qui prend en compte la teneur en résine et le processus de stratification, pour les simulations.

Gestion de la diaphonie : La diaphonie (crosstalk) est le bruit généré par le couplage du champ électromagnétique entre des lignes de signaux adjacentes. Dans des systèmes comme le 112G PAM4, où le rapport signal/bruit est déjà très faible, la diaphonie est le tueur numéro un. Les principales stratégies incluent :

• Augmenter l'espacement des lignes : Il est généralement recommandé de maintenir l'espacement entre les paires différentielles à plus de 3 fois la largeur de la ligne (3W), et les liaisons critiques peuvent même nécessiter 5W ou plus.
• Intégrité du plan de référence : S'assurer qu'il existe un plan de masse ou d'alimentation de référence continu sous les pistes haute vitesse, en évitant les croisements de coupures (split crossings).
• Routage orthogonal entre les couches : Les directions de routage des couches de signaux adjacentes doivent être perpendiculaires les unes aux autres afin de minimiser le couplage large face (Broadside Coupling).
• Blindage par vias de masse : Placer stratégiquement des vias de masse (Stitching Vias) autour des paires différentielles pour former un effet de cage de Faraday et isoler le bruit.

Une gestion efficace de la diaphonie doit commencer dès l'étape de planification de l'empilement (stackup), grâce à des prédictions et des optimisations précises réalisées à l'aide d'outils de simulation de champs électromagnétiques à ondes complètes 3D (tels qu'Ansys HFSS, CST).

Quelle est l'importance de l'optimisation des transitions pour les connecteurs et les vias ?

En tant qu'expert en conception de connecteurs et de vias, je peux affirmer avec certitude qu'à un débit de 112G, la qualité de la conception de la transition d'interconnexion détermine directement la limite supérieure des performances de l'ensemble du canal. Les pertes et les réflexions introduites par un via ou un pad de connecteur non optimisé peuvent facilement "dévorer" plusieurs dB du budget du canal.

Optimisation des vias : Un via est une structure 3D complexe. Sa capacité et son inductance parasites peuvent provoquer de graves discontinuités d'impédance au point de fréquence de 28 GHz. Les stratégies d'optimisation comprennent :

• Back-drilling (Perçage en profondeur) : C'est l'une des techniques les plus critiques. En perçant et en retirant le tronçon de via (stub) inutilisé depuis l'arrière du PCB, la résonance d'1/4 de longueur d'onde causée par le stub peut être éliminée, améliorant considérablement la perte d'insertion et la réflexion. La précision du contrôle de la profondeur du back-drilling est un indicateur clé des capacités de processus d'un fabricant.
• Optimisation de l'anti-pad : Augmenter la taille de l'anti-pad (ouverture de fenêtre) sur le plan de référence autour du via peut réduire efficacement la capacité parasite du via, rendant son impédance plus proche de celle d'une ligne de transmission.
• Retrait des pastilles non fonctionnelles (NFP) : Le retrait des pastilles non fonctionnelles sur les couches internes qui ne portent pas de connexions peut réduire la capacité parasite, optimisant davantage les performances.
• Utilisation de la technologie HDI PCB : L'adoption de microvias et de conceptions de pastilles plus petites peut réduire considérablement la taille physique et les effets parasites des vias.
• Co-conception de vias de masse : Le placement serré de 1 à 2 anneaux de vias de masse autour du via de signal fournit un chemin à faible inductance pour le courant de retour du signal et supprime le couplage de bruit.

Optimisation des connecteurs (Launch Tuning) : Les matrices de broches des connecteurs haute vitesse (tels que QSFP-DD) sont extrêmement denses, ce qui rend la conception de leurs pads et de leurs zones de sortance (fan-out) très difficile. Il est impératif d'effectuer des simulations 3D pour ajuster finement la forme des pads, la largeur des pistes, les ouvertures de fenêtre de la masse de référence, etc., afin de correspondre à la propre impédance du connecteur et d'obtenir une transition d'impédance en douceur.

Comment l'égalisation et la gigue affectent-elles les performances de la liaison SerDes ?

Même avec un 112G SerDes routing stackup optimal, la perte de canal existe toujours. Les puces SerDes modernes intègrent de puissants circuits d'égalisation (Equalization) du signal pour compenser ces pertes. La technologie d'égalisation se divise principalement en trois parties :

• Égalisation à anticipation de l'émetteur (Tx FFE) : Effectue une préaccentuation avant la transmission du signal, en amplifiant les composantes haute fréquence pour contrecarrer l'effet de filtrage passe-bas du canal.
• Égalisation linéaire à temps continu du récepteur (Rx CTLE) : Agissant comme un amplificateur programmable, il amplifie sélectivement les signaux haute fréquence pour aplanir la réponse en fréquence du canal.
• Égalisation par retour de décision du récepteur (Rx DFE) : Un égaliseur non linéaire utilisé pour éliminer l'interférence inter-symboles (ISI) causée par les symboles précédents sur le symbole actuel.

L'objectif de la conception du PCB est de fournir un canal "lisse et prévisible" pour ces égaliseurs. Une réponse de canal pleine de résonances et de changements abrupts rendra difficile la convergence des égaliseurs, voire entraînera leur défaillance.

La gigue (Jitter) est un écart dans le domaine temporel d'un signal et constitue un autre ennemi majeur des liaisons haute vitesse. Les sources de gigue sur le PCB comprennent :

• L'effet de trame de la fibre de verre des matériaux.
• Les réflexions causées par des points de discontinuité d'impédance.
• Le bruit de l'alimentation électrique (Power Supply Noise) : Le bruit du réseau de distribution d'énergie (PDN) se couple au signal via les broches d'alimentation du SerDes, générant de la gigue. Cela souligne l'importance de la co-conception de l'intégrité du signal (SI) et de l'intégrité de l'alimentation (PI).

Une conception d'empilement (stackup) fiable peut minimiser la gigue et l'ISI au niveau de la couche physique, réduisant ainsi la dépendance aux circuits d'égalisation du SerDes, ce qui est crucial pour améliorer la fiabilité globale du routage, la 112G SerDes routing reliability.

Comment le DFM équilibre-t-il les performances et les coûts ?

Un 112G SerDes routing stackup théoriquement parfait n'a aucun sens s'il ne peut pas être fabriqué de manière économique et fiable. La faisabilité de fabrication (DFM) doit être pleinement prise en compte lors de la phase de conception. L'équipe d'ingénieurs de HILPCB met systématiquement l'accent sur une intervention précoce dans le processus de conception pour aider les clients à éviter les pièges potentiels de fabrication.

Les considérations clés du DFM comprennent :

• Contrôle de la largeur/de l'espacement des lignes : Les conceptions 112G nécessitent souvent des largeurs et des espacements de ligne de 3/3 mil (environ 75/75 µm) ou même plus fins, ce qui pose des exigences extrêmement élevées pour les processus de gravure et de lithographie.
• Précision de perçage : Les PCB avec un nombre de couches élevé et des facteurs de forme (aspect ratios) importants ont des exigences exceptionnellement élevées quant à la précision d'alignement du perçage mécanique et laser.
• Contrôle de la profondeur du backdrill : La tolérance de la profondeur de perçage par l'arrière (back-drilling) impacte directement la longueur du stub, nécessitant un équipement avancé de contrôle de l'axe Z.
• Symétrie de l'empilement (Stackup) : Pour éviter le bombement et la déformation de la carte pendant le processus de stratification, la conception de l'empilement doit être maintenue aussi symétrique que possible.
• Finition de surface : Pour les applications à 28 GHz, la finition ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold) est généralement supérieure à la finition traditionnelle ENIG (Electroless Nickel Immersion Gold) en raison de son excellente planéité, de sa résistance à la corrosion et de ses performances favorables en ce qui concerne l'effet de peau.

Dans les phases initiales d'un projet, en particulier lors de la phase de prototype nécessitant un 112G SerDes routing quick turn, une collaboration étroite avec des fournisseurs dotés de capacités de fabrication avancées pour mener des revues DFM peut efficacement éviter des modifications de conception tardives et coûteuses et accélérer la mise sur le marché.

Comment assurez-vous la fiabilité à long terme du routage 112G SerDes ?

La 112G SerDes routing reliability ne consiste pas seulement à atteindre les objectifs de performance électrique ; elle implique également le fonctionnement stable du produit tout au long de son cycle de vie. Voici plusieurs considérations clés en matière de fiabilité :

• Gestion thermique : Les puces 112G SerDes et les modules optiques consomment une quantité massive d'énergie, et la conception de l'empilement du PCB doit intégrer des chemins de dissipation thermique efficaces. En ajoutant des plans de masse thermiques, en utilisant des matériaux ayant une meilleure conductivité thermique et en plaçant stratégiquement des vias thermiques, la température des composants critiques peut être contrôlée efficacement, évitant ainsi la dégradation des performances ou des dommages permanents causés par une surchauffe.
• Intégrité de l'alimentation (PI) : Un réseau de distribution d'énergie (PDN) stable et à faible impédance est la base pour garantir la 112G SerDes routing reliability. Des dispositions raisonnables de condensateurs de découplage, de larges plans d'alimentation et des conceptions de vias à faible inductance peuvent supprimer efficacement le bruit de l'alimentation électrique, fournissant une énergie "propre" au SerDes.
• Résistance aux CAF : Dans les PCB à haute densité et à fort gradient de tension, le filament anodique conducteur (CAF) est un mode de défaillance potentiel. La sélection de matériaux à haute résistance aux CAF et l'adoption de processus de perçage et de placage optimisés sont vitales pour la fiabilité à long terme.
• Tests de cohérence : Pour les produits fabriqués en série, un processus de test strict doit être mis en place, tel que le contrôle par échantillonnage de l'impédance caractéristique à l'aide d'un réflectomètre temporel (TDR) et la mesure des paramètres S à l'aide d'un analyseur de réseau vectoriel (VNA), afin de garantir la cohérence de chaque lot de produits.

Comment HILPCB prend-il en charge les petits volumes et les prototypes rapides ?

Nous comprenons profondément que dans le processus de développement de technologies de pointe comme le 112G SerDes, une itération rapide et la validation de prototypes sont les clés du succès. Dans leurs phases initiales, de nombreux projets ont des besoins en 112G SerDes routing low volume. À cette fin, HILPCB a mis en place un système de production flexible pour répondre à tous les besoins des clients, allant de quelques pièces de prototypes à une production de masse à grande échelle.

Pour les projets nécessitant un 112G SerDes routing quick turn, nous proposons :

• Support DFM de niveau expert : Notre équipe d'ingénieurs offre des recommandations gratuites de conception d'empilement et une analyse DFM avant que vous ne passiez commande, garantissant que votre conception atteint l'équilibre optimal entre les performances et la fabricabilité.
• Stock de matériaux abondant : Nous maintenons un stock régulier de divers matériaux low-loss 112G SerDes routing courants, tels que Isola, Rogers et la série Panasonic Megtron, permettant une production immédiate sans longs cycles d'approvisionnement.
• Ligne de prototypes dédiée : Nous exploitons une ligne de production spécialisée dans le prototypage rapide, capable de livrer des PCB haute vitesse de haute qualité dans les plus brefs délais.
• Service à guichet unique : Au-delà de la fabrication de PCB, nous offrons également des services complets allant de l'approvisionnement en composants à l'assemblage PCBA. Notre service d'assemblage clé en main (turnkey assembly) peut gérer l'ensemble de la chaîne d'approvisionnement pour vous, vous permettant de vous concentrer sur votre travail de R&D de base.

Que ce soit pour des cartes de validation 112G SerDes routing low volume ou des commandes de production de masse exigeantes, HILPCB possède la capacité et l'expérience nécessaires pour être votre partenaire de confiance.

Questions fréquentes

Pourquoi un stackup 112G SerDes est-il plus difficile qu’un design 28G ou 56G plus ancien ?

La principale raison est l’usage du PAM4 avec une marge signal/bruit bien plus faible. Les pertes des pistes PCB, vias, connecteurs, rugosité cuivre et jitter consomment très vite le channel budget. Le stackup doit donc être traité comme un système SI complet, et non comme un simple empilage de couches.

Quels choix de matériaux et d’interconnexions comptent le plus pour un routage 112G low-loss ?

Des laminés Low-Loss ou Ultra-Low-Loss avec un Dk stable et un Df très faible constituent la base, mais cela ne suffit pas. Cuivre lisse, maîtrise de l’effet de tissage de verre, contrôle serré d’impédance, vias backdrill, anti-pads optimisés et launchs connecteurs bien réglés doivent fonctionner ensemble pour garder pertes et réflexions dans le budget.

En quoi la fabricabilité influence-t-elle la fiabilité 112G et les prototypes quick-turn ?

À 112G, la fabricabilité fait directement partie de la performance électrique. La tenue des line/space fines, la stabilité de lamination, la précision du backdrill, la symétrie du stackup, la qualité du PDN et les revues DFM en amont déterminent si un prototype peut sortir vite tout en gardant une impédance cohérente et une bonne fiabilité long terme.

Conclusion

Construire avec succès un 112G SerDes routing stackup robuste et fiable est une tâche d'ingénierie système complexe qui exige des concepteurs qu'ils trouvent un équilibre délicat entre l'intégrité du signal, l'intégrité de l'alimentation, la gestion thermique et les processus de fabrication. De l'analyse rigoureuse du budget de canal et des matériaux à faible perte soigneusement sélectionnés jusqu'à l'optimisation au micron près des vias et des zones de transition des connecteurs, chaque détail est d'une importance capitale.

À mesure que la technologie évolue vers le 224G et à des vitesses encore plus élevées, ces principes et défis de conception deviendront encore plus prononcés. Choisir un partenaire comme HILPCB, qui comprend les principes de conception tout en possédant des capacités de fabrication de premier plan, sera la clé pour vous démarquer dans une concurrence féroce sur le marché. Nous ne sommes pas seulement votre fabricant, mais aussi un compagnon dans votre innovation technologique, dédié à la transformation de vos plans de conception les plus difficiles en produits physiques aux performances exceptionnelles. Si vous lancez votre prochain projet haute vitesse et recherchez une solution de 112G SerDes routing stackup fiable, veuillez contacter nos experts techniques dès aujourd'hui.