Yield improvement roadmap : guide opérationnel orienté process pour fabrication PCB et test

Fenêtre de process : gravure des pistes

• Objectif : obtenir une largeur de piste uniforme et une sous-gravure contrôlée pour maintenir une impédance stable.
• Paramètres clés :
  • Concentration et température du bain de gravure : elles pilotent directement la vitesse de gravure. Toute dérive provoque une perte de maîtrise de la largeur.
  • Vitesse de convoyage : elle fixe le temps d’exposition de la carte au bain.
  • Pression de pulvérisation : elle garantit un renouvellement homogène de la chimie, indispensable pour les pistes fines.
• Critères de contrôle :
  • Tolérance de largeur : pour des lignes 50 ohms, on vise généralement ±10 %.
  • Etch Factor : indicateur de sous-gravure, avec une cible idéalement > 3.
  • Standard HILPCB : notre ligne automatique de gravure maintient une tolérance de gravure de ±12 um, grâce au suivi en temps réel des bains et au contrôle laser des largeurs.

Méthode solder mask en trois étapes

1. Coating : l’application se fait par sérigraphie automatique ou pulvérisation pour garder une épaisseur homogène, typiquement 8-15 um au niveau des pads. Une non-uniformité génère sous-cuisson ou dérive d’exposition.
2. Pré-cuisson : elle élimine les solvants et stabilise la surface avant l’exposition. Une pré-cuisson trop longue ou trop chaude complique le développement.
3. Exposition et développement :
   • Alignement : avec auto-alignement CCD, la précision doit rester dans ±25 um.
   • Énergie d’exposition : elle doit être ajustée selon le type d’encre et l’épaisseur, par exemple autour de 250-400 mJ/cm2. Trop faible, l’adhérence baisse ; trop forte, les petits barrages ne se développent plus correctement.
   • Développement : il retire l’encre non exposée et forme le motif final du solder mask.

Conseil DFM : l’ouverture de solder mask doit généralement dépasser le pad de 2 à 3 mil par côté. En zone BGA, le choix NSMD offre souvent une meilleure fiabilité de brasure, à condition que le registre solder mask soit très bien maîtrisé.

Perçage et métallisation : construire des interconnexions verticales fiables

Les vias sont l’infrastructure verticale du PCB multicouche. La qualité de paroi et l’épaisseur du cuivre dans le trou sont des leviers majeurs de la fiabilité long terme.

Drill Quality Control

Le perçage mécanique semble simple, mais il devient exigeant dès que l’aspect ratio augmente.

• Gestion outil : la durée de vie des forets doit être surveillée précisément. Un foret usé génère paroi rugueuse et bavures, ce qui dégrade la métallisation.
• Desmear : la chaleur du perçage fait fondre la résine sur les couches internes. Si ce résidu n’est pas retiré chimiquement ou par plasma, les connexions internes deviennent peu fiables.

Pourquoi l’épaisseur de cuivre dans le trou est-elle critique ?

Le cuivre de via constitue le chemin de courant vertical. La norme IPC-6012 impose des seuils clairs, notamment 20 um de moyenne en Class 2.

• Défi : la densité de courant au centre du trou reste plus faible qu’en surface, ce qui peut conduire à un cuivre insuffisant.
• Solution HILPCB : grâce à la technologie VCP moderne, à une forte throwing power et au pulse reverse plating, l’épaisseur de cuivre reste uniforme même dans des trous profonds.

Surface Finish Selection Tips

La finition de surface est la dernière étape de la fabrication bare board et influence directement la soudabilité, la planéité et le coût.

• OSP : peu coûteux, très plan, mais sensible au stockage et aux multiples cycles reflow.
• HASL : économique et soudable, mais trop peu plan pour les pas fins.
• ENIG : très plan, bonne soudabilité et bonne tenue au stockage, avec une vigilance nécessaire sur le risque de black pad.
• ImAg / ImSn : bonnes finitions planes, mais avec des risques d’oxydation ou de whiskers.

Recommandation de choix : la décision doit tenir compte de l’application, des composants, du budget et de la durée de stockage. Pour les designs high-speed, RF ou BGA, ENIG est en général l’option la plus robuste. Des détails complémentaires sont disponibles dans notre guide des finitions de surface.

SMT assembly : la précision, de la pâte à braser à la soudure finale

Dans la phase PCBA, le centre de gravité de la yield improvement roadmap se déplace vers la prévention des défauts de soudage. Plus de 60 % des défauts de brasure naissent dès l’impression de pâte.

SMT Stencil Design Tutorial

Le pochoir est l’outil de formage de la pâte. Sa géométrie détermine directement le volume et la forme des dépôts.

• Choix de l’épaisseur : il dépend du composant au pas le plus fin, souvent 4-5 mil soit 0,10-0,12 mm.
• Conception d’aperture :
  • Aspect Ratio : largeur aperture / épaisseur pochoir > 1,5
  • Area Ratio : surface aperture / surface des parois > 0,66
  • Réduction des solder balls : pour les composants chip, des ouvertures en U ou concaves réduisent les perles de soudure.
  • Apertures BGA : elles sont souvent 10 % plus petites que le pad.
• Process pochoir : la découpe laser suivie d’un électropolissage améliore la libération de pâte.

Reflow et X-Ray Inspection

Le profil de reflow conditionne directement la qualité de la soudure. Il comprend généralement préchauffage, soak, reflow et refroidissement.

• Paramètres clés : température de pic, par exemple 245 C ±5 C en process sans plomb, et TAL autour de 45-90 s.
• Prévention des défauts : un mauvais profil peut provoquer soudures froides, opens, tombstoning ou voids BGA.
• X-Ray Inspection Checklist : pour BGA et QFN, le X-Ray est la seule méthode non destructive d’inspection interne.
  1. Shorts : ponts entre billes adjacentes.
  2. Opens : absence de liaison entre bille et pad.
  3. Voids : cavités dans la soudure, généralement limitées à 25 % de la surface d’une bille selon IPC-A-610.
  4. Alignement et taille des billes : vérification du décalage et de l’uniformité.
  5. PTH Fill pour PiP : contrôle du remplissage de soudure dans les trous traversants.

HILPCB utilise des systèmes 3D X-Ray haute résolution capables de mesurer automatiquement le taux de void et d’alimenter les actions d’optimisation process.

Nettoyage, protection et traitement de fiabilité

Une carte fonctionnelle n’est pas encore une carte fiable. Les résidus et l’environnement restent parmi les causes majeures de défaillance terrain.

• Nettoyage : les résidus ioniques de flux peuvent provoquer ECM et croissance dendritique en environnement humide. Notre standard combine nettoyage à l’eau DI et vérification IC ou OM pour maintenir les résidus ioniques sous 1,56 ug/cm2 équivalent NaCl.
• Conformal coating : une couche isolante protège contre humidité, brouillard salin et contamination. Les équipements de coating sélectif automatiques permettent de garder une épaisseur homogène tout en évitant les connecteurs.

Matrice de test : verrouiller les défauts par couches successives

Le test constitue la dernière barrière de la yield improvement roadmap, mais aussi la meilleure source de données de retour process. Aucune méthode ne couvre à elle seule tous les défauts. Une matrice combinée est donc indispensable.

Type de test	Objectif	Couverture	Phase typique	Avantages et limites
AOI	détecter les défauts visibles	missing, wrong part, offset, polarité, solder balls, défauts visibles de soudure	après reflow SMT	Avantage : rapide et économique. Limite : ne voit pas l’intérieur des BGA ou des connecteurs.
SPI	contrôler le dépôt de pâte	volume, surface, hauteur, décalage, ponts	après impression de pâte	Avantage : identifie les dérives avant soudage. Limite : limité au process d’impression.
FPT	détecter opens et shorts du bare board	test réseau à 100 %	après fabrication PCB	Avantage : pas de fixture nécessaire. Limite : plus lent et plus coûteux.
ICT	détecter les défauts au niveau composant	opens, shorts, valeurs R/L/C, diodes, transistors	après assembly	Avantage : localisation précise. Limite : dépend fortement du DFT et des points de test.
FCT	valider le comportement fonctionnel réel	fonctions, interfaces, gestion de puissance	après assembly ou au niveau système	Avantage : très proche de l’usage réel. Limite : développement plus long, localisation plus faible.
X-Ray	inspecter les joints invisibles	BGA/QFN shorts, opens, voids	après reflow SMT	Avantage : seule approche efficace pour l’intérieur des BGA. Limite : plus lente et plus coûteuse.

Conseil DFT : les test points doivent être prévus dès le design avec un espacement et un accès compatibles avec les sondes. Un bon DFT peut faire passer la couverture ICT d’environ 70 % à plus de 95 %.

Qualité et traçabilité : l’amélioration continue pilotée par les données

Sans boucle de données, une yield improvement roadmap ne peut pas fonctionner.

• SPC : les points critiques comme SPI, AOI et ICT sont suivis en SPC. Les indicateurs comme le CpK permettent de détecter les dérives avant qu’elles ne produisent des volumes importants de non-conformes.
• MES : le MES forme l’ossature d’une fabrication intelligente. Chaque PCB et chaque PCBA reçoit un identifiant unique qui relie lot matière, machine, opérateur, paramètres process et résultats de test. En cas de réclamation, cela permet une analyse rapide du périmètre affecté et une vraie root cause analysis.

FAQ

Par ou une yield improvement roadmap doit-elle commencer ?

Elle doit commencer par une revue DFM et par le controle des matieres premieres. Les choix faits tres tot sur les materiaux, la fabricabilite et la constance fournisseur evitent une grande partie des pertes de yield qui coutent beaucoup plus cher a corriger plus tard.

Quelle etape d'assembly provoque le plus souvent des defauts ?

L'impression de pate a braser est souvent la principale source de defauts de soudure en aval. Le type de pate, le design du stencil, le controle des ouvertures et la stabilite d'impression influencent fortement le resultat final de refusion.

Pourquoi une seule methode d'inspection ou de test ne suffit-elle pas ?

Parce que AOI, SPI, X-Ray, ICT, FCT et flying probe ne detectent pas les memes modes de defaillance. Une matrice de test multi-couches est necessaire pour couvrir a la fois l'aspect visuel, les joints caches, les defauts electriques et le comportement fonctionnel reel.

Comment SPC et MES soutiennent-ils l'amelioration durable du yield ?

Le SPC permet de voir les derives process avant qu'un lot important ne tombe en panne, tandis que le MES relie matieres, equipements, operateurs, parametres process et donnees de test pour la tracabilite et l'analyse de cause racine.