Lo stackup PCB di un backplane per server AI è la costruzione controllata che collega geometrie di linea, piani di riferimento, materiali, rame, via, fori press-fit e tolleranze produttive al canale elettrico e alla meccanica del sistema. Non esiste uno stackup “da 112G” o “da 224G” valido per ogni progetto: la costruzione deve derivare dalla topologia package-to-package, dai modelli dei componenti, dal connettore, dalla lunghezza, dal metodo di equalizzazione e dalla finestra di fabbricazione concordata.
Questa guida serve a progettisti SI/PI, layout engineer, responsabili meccanici, NPI, qualità e procurement. Il perimetro è il trasferimento in produzione di un backplane o midplane; non sostituisce la specifica del protocollo, il modello del silicio, la qualificazione del connettore, la simulazione del sistema o la certificazione del server completo.
Conclusioni operative
- Definite prima se state acquistando un backplane passivo, un midplane, una motherboard, una scheda di distribuzione o un assieme con cavi: il nome “AI server” non stabilisce l'architettura.
- Congelate protocollo e versione, siliconi, lane map, reach, connettori, package model, retimer, cable assembly e compliance owner prima di approvare lo stackup.
- Selezionate il sistema materiali con modelli di perdita e variazione della costruzione; una tabella Dk/Df commerciale non dimostra il margine del canale.
- Trattate via, backdrill e lanci dei connettori come transizioni del canale, con target, tolleranze e metodo di verifica collegati.
- Separate il trasporto di bulk power dal PDN sulla scheda. Rame pesante, busbar, cavi e connettori risolvono problemi diversi.
- Fate dipendere il rilascio da coupon, microsezioni, misure, correlazione con l'as-built e gate EVT/DVT/PVT/FAI, non dal solo file nominale.
- Chiedete ai fornitori evidenze e deliverable comparabili. Un elenco di macchine non sostituisce una proposta di costruzione, un piano di controllo e un RFQ completo.
Indice
- Quale tipo di scheda state progettando?
- Quali input congelare prima dello stackup?
- Come costruire il budget package-to-package?
- Come scegliere materiali e costruzione?
- Come gestire impedenza e variazione produttiva?
- Quando servono backdrill e controllo degli stub?
- Come progettare il campo connettore press-fit?
- Come separare segnale, potenza e termica?
- Quali guasti collegare alle prove?
- Quali evidenze chiudono le fasi NPI?
- Come qualificare il fornitore?
- Quali fattori guidano costo e lead time?
- Che cosa inserire nella RFQ?
- Che cosa può valutare HILPCB per il progetto?
- Domande frequenti
Quale tipo di scheda state progettando?
La prima decisione non è il numero di strati, ma il confine fisico dell'interconnessione. Due schede chiamate “backplane AI” possono avere funzioni, rischi e pacchetti di prova completamente diversi.
| Architettura | Funzione principale | Impatto sullo stackup | Domanda da chiudere |
|---|---|---|---|
| Backplane passivo | collega schede figlie attraverso connettori e piste | canali lunghi, campi via, press-fit, grandi dimensioni e pochi componenti attivi | quante transizioni e quale porzione del budget appartengono alla scheda? |
| Backplane attivo | aggiunge switch, retimer, gestione o conversione | fanout BGA, alimentazioni locali, termica, assemblaggio e firmware | quali funzioni sono sul backplane e chi possiede bring-up e software? |
| Midplane | collega schede su lati o orientamenti diversi | lanci su più facce, vincoli meccanici e return path nei campi connettore | il percorso attraversa uno o due connettori e con quale orientamento? |
| Motherboard/baseboard | ospita CPU, GPU, switch, memoria o controller | package escape, HDI possibile, PDN locale e densità di componenti | il canale termina sulla stessa scheda o prosegue su un backplane? |
| Cable backplane | sposta parte del reach su cavi o twinax | transizione PCB-cavo, connector footprint e assembly management | chi qualifica cavo, terminazioni e abbinamento tra assiemi? |
| Power distribution board | distribuisce alimentazione e segnali di servizio | rame, terminali, isolamento, protezioni e termica dominanti | i link ad alta velocità sono davvero presenti o appartengono a un'altra scheda? |
Definite inoltre se il deliverable è bare PCB, PCBA, assieme con connettori press-fit, box build o sistema cablato. Questa scelta assegna responsabilità diverse per fori, inserzione, ispezione, programmazione, test e failure analysis.
Per una valutazione produttiva, la pagina dedicata ai PCB backplane descrive il tipo di fabbricazione da quotare; la presente guida indica invece quali dati tecnici devono accompagnare la richiesta.
Quali input congelare prima dello stackup?
Lo stackup non può compensare un contratto di canale ancora ambiguo. Prima della prima proposta del costruttore, create una configurazione identificata e fate approvare almeno gli input seguenti.
Contratto elettrico e di topologia
- protocollo, versione e modalità effettivamente abilitate;
- signalling e lane rate applicabili alla configurazione, senza dedurli dal nome commerciale del sistema;
- dispositivi alle due estremità, package e modelli forniti dai rispettivi owner;
- lane map, polarità, biforcazione, ridondanza e clocking;
- lunghezza prevista per ogni segmento PCB, numero e tipo di connettori, eventuali cavi;
- equalizzazione disponibile, preset, training, FEC e metriche di conformità pertinenti;
- presenza, posizione e ownership di retimer, redriver, switch o bridge;
- temperatura, tensione, processo e altri corner richiesti dal system owner.
Contratto meccanico e produttivo
- outline, keep-out, spessore finito ammesso, massa e punti di fissaggio;
- famiglia esatta del connettore, drawing del produttore e geometria del pin compliant;
- forza e sequenza di inserzione, utensile, supporto della scheda e limiti di flatness;
- foro finito, plating, antipad, backdrill, via di ritorno e tolleranze di registrazione;
- vincoli di panel, lamination, drilling, routing, press-fit, repair e field service;
- volumi EVT/DVT/PVT/produzione, variante e piano di configurazione.
Non usate “PCIe”, “CXL”, “NVLink”, “Ethernet 112G” o “224G” come sostituti di questi dati. Un protocollo definisce funzioni e requisiti nel proprio ecosistema; la scheda deve essere verificata contro il modello e il compliance plan della configurazione reale.
Come costruire il budget package-to-package?
Il worksheet di canale deve assegnare ogni segmento, transizione, modello e prova a un owner. Solo così il team può capire se una modifica dello stackup recupera margine o sposta il problema altrove.
| Elemento del percorso | Dato necessario | Owner tipico | Evidenza di rilascio |
|---|---|---|---|
| Package e breakout del trasmettitore | package model, escape, via e reference | silicon/package e board design | modello revisionato e layout estratto |
| Tratto PCB locale | geometria, materiale, rame, loss e skew | board/SI | field solver, extraction e corner analysis |
| Lancio connettore | footprint, antipad, return via, modello 3D o validato | connector e board design | modello, coupon o correlazione misurata |
| Connettore | modello, mated condition, pin assignment e varianti | connector owner | modello e qualification applicabili |
| Tratto backplane | lunghezza, layer, transizioni, costruzione as-built | backplane/SI | simulation corners, coupon e report di lotto |
| Cable assembly, se presente | tipo, lunghezza, terminazioni e pairing | cable/system owner | assembly model e test del lotto |
| Ricevitore e package | package model, equalizzazione e limits | silicon/system owner | configuration record e compliance result |
| Retimer, se presente | placement, reference clock, firmware e lane setup | system/firmware owner | bring-up log, version e test end-to-end |
Un riferimento pubblico come OIF CEI-224G distingue applicazioni XSR, VSR, MR e LR con reach e numero di connettori diversi. Questa distinzione dimostra perché “224G” da solo non è un requisito sufficiente. Non autorizza però a trasferire l'envelope OIF a PCIe, CXL, NVLink o a un link proprietario senza la relativa specifica di progetto.
Nel worksheet includete insertion loss, return loss, crosstalk, mode conversion, skew, discontinuità e margine secondo il metodo del vostro ecosistema. Evitate limiti universali: il valore accettabile dipende dalla maschera, dal reference receiver/transmitter, dall'equalizzazione e dalla ripartizione del budget.
Come scegliere materiali e costruzione?
Scegliete il sistema materiali in base alla perdita consentita e alla costruzione producibile, non associando un marchio a un data rate. Dk e Df cambiano con metodo di prova, frequenza, direzione, temperatura, umidità, percentuale di resina, stile del vetro e processo; la rugosità del rame aggiunge un'altra variabile al modello.
Dati da richiedere per il modello
- metodo e frequenze dei dati dielettrici usati;
- Dk/Df o modello broadband coerente con il solver;
- glass style, resin content e spessore pressato previsto;
- profilo del rame e modello di roughness adottato;
- foil di base, rame finito e contributo della metallizzazione;
- solder mask o altri coating inclusi nelle geometrie esterne;
- variazione di spessore, etch, registrazione e materiale ai corner;
- disponibilità multi-source, lead time, shelf life e regole per l'alternativa.
Tabella di costruzione da congelare
| Campo | Che cosa deve indicare | Perché serve |
|---|---|---|
| Layer ID e funzione | signal, GND, power, low-speed o keep-out | evita cambi di funzione non tracciati |
| Core/prepreg | famiglia, spessore nominale, glass style e resin content | collega drawing, press cycle e modello |
| Copper profile | tipo di foil e superficie di riferimento | rende ripetibile il modello di perdita |
| Copper thickness | base e finished copper dove applicabile | distingue foil, plating e geometria finale |
| Dielectric thickness | nominale e tolleranza concordata | governa impedenza, coupling e thickness build-up |
| Lamination sequence | subcomposite, sequential cycle e bonding | espone registrazione, resin flow e rischio di delaminazione |
| Overall thickness | target, tolleranza e punti di misura | protegge connettore, meccanica e inserzione |
| Controlled structures | layer pair, width/space, target e coupon | collega net class a verifica di lotto |
Una proposta “equivalente” deve essere rieseguita nel solver e nel piano di fabbricazione. Anche due laminati con valori nominali simili possono produrre geometrie, disponibilità, press flow e loss diversi nella costruzione reale.
La fabbricazione di PCB high-speed deve quindi essere valutata sul sistema materiali e sulle evidenze richieste, non su una singola riga di datasheet.
Come gestire impedenza e variazione produttiva?
L'impedenza nominale è solo il centro della distribuzione. Il rilascio deve dimostrare che geometria e prestazioni restano accettabili ai corner di materiale e processo concordati.
| Variabile | Effetto possibile | Controllo utile |
|---|---|---|
| Spessore dielettrico pressato | impedenza, coupling e skew | press model, coupon e thickness measurement |
| Line width/space dopo etch | impedenza e crosstalk | artwork compensation, microsection e capability data |
| Copper plating | foro, pad, linee esterne e impedenza | plating specification e cross-section |
| Copper roughness | perdita conduttiva e model correlation | profilo dichiarato e modello coerente |
| Resin/glass distribution | local Dk, skew e uniformità | glass selection, routing angle e coupon placement |
| Registrazione layer-to-layer | antipad, reference via e breakout | registration coupons e imaging control |
| Overall thickness e bow/twist | connector seating, press-fit e assembly | measurement plan e supporto durante inserzione |
| Backdrill depth | residual stub o danno al layer utile | depth setup, coupon/microsection e record |
Definite prima del lotto:
- quali net class sono controllate;
- quale target e tolleranza appartengono al drawing approvato;
- come è costruito e posizionato il coupon;
- quali layer, geometrie e finiture rappresenta;
- frequenza di misura e formato del report;
- regole per deviazione, rework, scarto e failure analysis;
- come correlare il coupon alla simulazione e alla scheda as-built.
Un TDR che misura un coupon non dimostra automaticamente insertion loss, connector launch o prestazioni end-to-end. Per progetti critici può servire una combinazione di TDR, test di perdita, strutture di correlazione e validazione del canale assemblato.
Quando servono backdrill e controllo degli stub?
Il backdrill è necessario quando il barrel inutilizzato di una via consuma un margine non accettabile nel canale e quando il processo può rimuoverlo con tolleranza verificabile. Non deve essere applicato automaticamente a ogni via né definito con un valore copiato da un altro stackup.
Decisione e dati di fabbricazione
- layer di ingresso e uscita del segnale;
- lunghezza del barrel non utilizzato nei corner di spessore e registrazione;
- sensibilità del canale allo stub nella simulazione applicabile;
- lato di backdrill, diametro utensile, profondità target e tolleranza;
- distanza dai layer da proteggere e dalle strutture adiacenti;
- antipad, annular ring, via di ritorno e keep-out;
- metodo di setup, verifica profondità, microsezione e frequenza del record;
- regola per blind via, buried via, via-in-pad o alternative di breakout.
| Rischio | Causa | Prevenzione | Evidenza |
|---|---|---|---|
| Stub troppo lungo | thickness o depth variation | target derivato dai corner e allowance realistico | microsection o coupon rappresentativo |
| Danno al layer utile | sovrapenetrazione o registrazione | stop margin e drill program controllato | first-article section e record utensile |
| Return path interrotto | antipad e ground-via placement | co-design 3D della transizione | extraction e correlation structure |
| Debris o barrel damage | utensile/processo non stabile | tool life e cleaning controls | inspection e electrical evidence |
| Specifica non trasferibile | quota senza datum o stackup revision | drawing con datum e revision linkage | DFM closure e traveller coerente |
La guida alla pianificazione del backdrill approfondisce il processo generale. Nel backplane, la quota finale deve restare legata allo stackup approvato e al modello del canale.
Come progettare il campo connettore press-fit?
Il campo press-fit è contemporaneamente una transizione elettrica, una caratteristica metallizzata e un'interfaccia meccanica. Il suo rilascio richiede collaborazione tra connector owner, progettista PCB, fabbricante, assemblatore e responsabile del sistema.
| Tema | Input richiesto | Controllo o prova |
|---|---|---|
| Foro finito | pin compliant, drill/plating allowance e drawing applicabile | microsection, gauge o metodo concordato |
| Barrel e pad | rame, annular ring, antipad e layer connection | cross-section e electrical test |
| Lancio high-speed | pin map, return via, void, reference e model | 3D extraction, coupon o channel test |
| Spessore scheda | mated geometry, pin length e supporto | thickness map e connector qualification boundary |
| Flatness | outline, copper balance, lamination e storage | bow/twist/flatness measurement |
| Inserzione | tooling, support plate, sequence e force | work instruction e force/displacement record se richiesto |
| Ispezione | seating, pin damage, connector body e solder/THT features | visual, AOI/X-ray dove pertinenti e functional test |
| Riparazione | numero di cicli, tool e criteri di accettazione | controlled rework e post-repair evidence |
Non assumete che il foro nominale del catalogo sia direttamente il drill size del PCB: plating e process allowance appartengono alla proposta del costruttore, mentre la finestra accettabile appartiene al contratto tra connettore e scheda.
Se il deliverable include assemblaggio, lo scope SMT e mixed technology deve indicare inserzione, supporto, componenti THT, reflow sequence e ispezione. Un bare PCB conforme non dimostra che il connettore sia stato inserito e testato correttamente.
Come separare segnale, potenza e termica?
La presenza di GPU o acceleratori non significa che tutta la corrente attraversi piani interni del backplane. Prima di aggiungere rame pesante, definite il percorso completo da ingresso, busbar o cavo fino ai connettori e ai convertitori di punto di carico.
Worksheet di potenza
- tensioni e domini distribuiti sulla scheda;
- corrente continua, transiente, duty cycle e simultaneità dei carichi;
- caduta massima assegnata a piani, connettori, fusibili, shunt e cablaggi;
- ritorni, fault current, hot-plug, precharge e protezioni;
- geometria di plane/rail, neck-down, via array e terminali;
- temperatura ambiente, airflow, conduction path e limiti dei materiali vicini;
- metodo di calcolo/simulazione e punti di misura nel prototipo;
- responsabilità di busbar, cable, connector, VRM e chassis.
| Soluzione | Quando valutarla | Limite da ricordare |
|---|---|---|
| Piani interni più estesi | distribuzione moderata e percorso compatibile | area e spessore non eliminano neck-down o limiti del connettore |
| Rame più spesso | caduta o temperatura richiedono maggiore sezione | cambia etch, spacing, press balance, drill e costo |
| Busbar o barra laminata | bulk current elevata o percorso dedicato | richiede interfaccia, fissaggio, isolamento e assembly qualification |
| Cavi o harness | architettura modulare e manutenzione | connector, inductance, routing e airflow restano nel sistema |
| Conversione locale | riduce corrente distribuita a bassa tensione | sposta perdite, termica, EMI e controllo sulla scheda locale |
La scelta di un PCB in rame pesante va confermata con geometria, temperatura, tolleranze e processi quotati. Non è una promessa di corrente e non sostituisce la verifica del percorso di potenza completo.
Per il segnale, mantenete piani di riferimento continui e controllate il ritorno nelle transizioni. Per la termica, considerate anche l'effetto del copper balance, dei connettori, della posizione nel rack e del ciclo di assemblaggio sulla stabilità dimensionale.
Quali guasti collegare alle prove?
Un piano di controllo efficace parte dal guasto osservabile e identifica l'evidenza che distingue design, materiale, processo PCB, assemblaggio e sistema.
| Guasto o sintomo | Cause possibili | Prevenzione | Evidenza utile |
|---|---|---|---|
| Link non si allena | loss, via stub, connector launch, package, firmware o clock | channel allocation e configuration freeze | TDR/loss, channel capture, logs e A/B correlation |
| Margine varia tra lotti | material, etch, roughness, plating o thickness drift | corner model e controlled construction | coupon, microsection, as-built stackup e lot comparison |
| Impedenza fuori target | dielectric, line width o coupon mismatch | solver-to-fabrication handoff | TDR report e cross-section correlata |
| Lane intermittente dopo inserzione | press-fit, barrel, seating o pin damage | hole/tooling/process window | insertion record, inspection, continuity e section |
| Return loss nel campo connettore | antipad, return via, breakout o model mismatch | co-design e launch extraction | structure correlation e end-to-end test |
| Open o short | imaging, drill, plating, handling o assembly | DFM, electrical test e process controls | netlist test, AOI e failure analysis |
| Delaminazione o barrel crack | material/process, aspect ratio o thermal cycle | construction review e qualification plan | microsection, thermal evidence e lot traceability |
| Bow/twist o seating irregolare | stackup imbalance, copper distribution o handling | symmetric build e support plan | flatness map prima/dopo processi critici |
| Hot spot o caduta eccessiva | neck-down, connector, via array o load assumption | complete power-path model | voltage/temperature map al worst case definito |
| Test verde ma sistema instabile | coverage gap o configuration mismatch | fault-to-test matrix e genealogy | controlled image, serial record e system validation |
Il test elettrico del bare board verifica open/short secondo il metodo concordato; il TDR osserva strutture controllate; AOI e X-ray coprono caratteristiche diverse dell'assemblaggio; boundary scan e FCT richiedono accesso, fixture e software. Nessuna singola prova dimostra da sola la conformità del canale o l'affidabilità del server.
Per l'assieme, la guida su SPI, AOI e X-ray per backplane AI aiuta a scegliere l'ispezione, ma la coverage finale deve restare collegata ai guasti della configurazione reale.
Quali evidenze chiudono le fasi NPI?
Ogni gate deve avere una configurazione, una domanda e un'evidenza di uscita. “Build riuscita” non basta se stackup, modello, coupon, firmware o connettore non sono identificati.
| Gate | Domanda di rilascio | Evidenze minime |
|---|---|---|
| EVT | La topologia e la costruzione nominale permettono bring-up e misure utili? | as-built stackup, impedance/loss data, connectivity, power map, channel logs e issue list |
| DVT | I corner elettrici, meccanici e termici rispettano il piano di sistema? | channel corners, connector/press-fit, environment, EMC allocation, fault injection e compliance plan |
| PVT | Fabbricazione, inserzione, assemblaggio e test sono ripetibili? | pilot yield by defect, coupon distribution, tooling, test time, repair/retest e work instructions |
| FAI | La prima unità rappresentativa soddisfa drawing, BOM e caratteristiche contrattuali? | matrice delle caratteristiche, certificati della build, scostamenti autorizzati e firma di accettazione |
| Produzione | La configurazione rimane controllata tra lotti e fornitori? | genealogy, SPC selezionato, report di lotto, NCR/CAPA e change control |
Configurazione da mantenere collegata
- schematic, layout, fabrication drawing e stackup revision;
- solver setup, material model, package/connector/cable model revision;
- drill/backdrill files, coupon design e impedance table;
- BOM, connector revision, assembly drawing e tooling;
- firmware/retimer configuration, checksum e test software;
- fixture, cables, instruments, calibration e limit set;
- serial/lot genealogy e as-built deviations.
Un percorso di prototipazione PCB è utile quando separa apprendimento di architettura, correlazione di canale e maturità del processo. Non accelerate congelando dati incompleti che renderanno i lotti non confrontabili.
Come qualificare il fornitore?
Qualificate il fornitore sulla costruzione proposta e sulle evidenze contrattuali. Il numero massimo di strati o una generica dichiarazione “high speed” non dimostrano la capacità di produrre il vostro stackup con i corner richiesti.
Scorecard basata su evidenze
| Area | Domanda | Evidenza da chiedere |
|---|---|---|
| Engineering handoff | il fornitore restituisce una costruzione producibile e tracciata? | stackup proposal, assumptions, DFM e revision linkage |
| Materiali | modelli e alternative sono controllati? | source, glass/resin/copper profile, CoC e substitution flow |
| Impedenza/perdita | coupon e metodo rappresentano le net class? | coupon drawing, method, sample report e acceptance flow |
| Drilling/backdrill | profondità e registrazione sono verificabili? | process plan, first-article section e lot record |
| Press-fit | foro e thickness window sono compatibili con il connettore? | hole proposal, microsection e assembly responsibility |
| Large/thick board | flatness, plating e lamination sono nel piano? | control plan, measurement points e representative evidence |
| Test e tracciabilità | risultati seguono lotto e seriale? | data format, genealogy, retention e NCR/retest rules |
| Change control | materiale, processo e sub-tier non cambiano senza approvazione? | PCN/deviation procedure e approved-alternative matrix |
| Failure analysis | il fornitore può conservare e analizzare evidenza utile? | sample handling, sectioning, data access e response flow |
Se la fornitura comprende componenti, assemblaggio e test, uno scope turnkey deve chiarire AVL, shortage, excess material, ownership dei modelli e dei fixture, programmazione, test data e gestione delle modifiche.
Quali fattori guidano costo e lead time?
Il costo non dipende dal solo layer count. I driver principali sono costruzione, disponibilità, tolleranze, processi speciali, dimensioni, yield risk, evidenze e quantità di varianti.
| Driver | Effetto possibile | Informazione che riduce l'incertezza |
|---|---|---|
| Materiale low-loss e copper profile | sourcing, MOQ, press cycle e qualification | performance target, approved sources e forecast |
| Spessore e numero di laminazioni | registrazione, drill, plating e cycle time | build-up completo e tolleranze realistiche |
| Grande formato e flatness | panel utilization, handling e yield | outline, support points e measurement plan |
| Impedenza/loss coupon | panel area, misura e reporting | net class, method, frequency e sample plan |
| Backdrill multiplo | programmazione, utensili, profondità e ispezione | side, target, tolerance e datum per ogni via group |
| Press-fit e connettori | hole control, tooling, inserzione e repair | connector drawing, quantity, tool e acceptance criteria |
| Rame elevato o busbar interface | etch, balance, drilling e assembly | current/temperature model e mechanical interface |
| Test di canale o fixture | hardware, strumenti, software e cycle time | coverage matrix, limits, data format e ownership |
| Varianti e traceability | setup, segregazione, label e database | variant matrix e genealogy level |
| NPI accelerato | material reservation e parallel work | frozen inputs, decision owner e deviation path |
Una quotazione corretta separa NRE, tooling, coupon/misure, bare PCB, connettori, assembly, fixture, test e servizi esterni. In questo modo procurement può confrontare scope equivalenti invece di scegliere un prezzo basso che esclude dati critici.
Che cosa inserire nella RFQ?
La RFQ deve descrivere una configurazione riproducibile e indicare quali dati devono tornare con preventivo, first article e lotto. Usate un indice di file e una revision matrix.
Dati di programma e architettura
- tipo di scheda e confine del deliverable;
- fase EVT/DVT/PVT/produzione, quantità, forecast e varianti;
- block diagram, lane map e interfaces;
- protocollo/versione e documenti di progetto applicabili;
- connettori, cable assembly, retimer e owner di compliance;
- dimensioni, installazione, airflow, supporto e service constraints.
Pacchetto PCB
- ODB++/Gerber, drill, rout, netlist e fabrication drawing;
- stackup target con layer function, core/prepreg, glass/resin e copper profile;
- overall thickness, copper, finish, controlled structures e tolleranze;
- impedance/loss requirements con method, coupon e report;
- via types, backdrill table, datum, depth/tolerance e inspection;
- press-fit hole/barrel requirements e connector drawing;
- bow/twist/flatness, cleanliness, marking, packaging e storage;
- material documentation, traceability e approved-alternative rules.
Pacchetto PCBA e test, se incluso
- BOM/AVL, connector revision, alternates e customer-supplied items;
- centroid, assembly drawing, polarity, DNI e variant matrix;
- stencil, reflow, THT/press-fit sequence, tooling e support plate;
- programming/configuration files, checksums e security ownership;
- boundary-scan/ICT/FCT/channel test specification;
- fixture, cables, instruments, limits, cycle time e data schema;
- inspection coverage, repair/retest e failure-analysis flow;
- serializzazione e collegamento tra PCB lot, component lot, configuration e test result.
Deliverable e condizioni commerciali
- proposta stackup e DFM con assumptions aperte;
- NRE, tooling, coupon, measurement e unit-price breakdown;
- lead time per materiale, fabbricazione, assembly e test;
- sample plan e report per FAI e produzione;
- gestione NCR, deviation, PCN, EOL e sub-tier;
- record retention, accesso ai dati e proprietà di fixture/modelli;
- criteri di accettazione e responsabilità per rerun o redesign.
Allegate una responsibility matrix. Deve indicare chi approva lo stackup, chi possiede i modelli, chi qualifica il connettore, chi definisce i limiti del canale, chi accetta le deviazioni e chi firma la conformità del sistema. Potete inviare il package tramite richiedi preventivo.
Che cosa può valutare HILPCB per il progetto?
Per questo progetto HILPCB può esaminare fabbricazione del PCB, approvvigionamento, assemblaggio e controlli descritti nei file e nel preventivo. La fattibilità effettiva va confermata per materiale, stackup, dimensioni, rame, fori, backdrill, tolleranze, connettori, inserzione, coupon, test e deliverable.
Una quotazione non implica automaticamente:
- conformità PCIe, CXL, NVLink, Ethernet o di un link proprietario;
- rispetto di un budget package-to-package non fornito;
- qualificazione del connettore o del cable assembly;
- prestazioni termiche, EMC, safety o affidabilità del server completo;
- disponibilità permanente di un laminato o copper profile;
- compatibilità di una sostituzione materiale senza nuova verifica;
- capacità di trasportare una corrente non definita da geometria e condizioni;
- accettazione di limiti non inclusi nel drawing e nel piano di test.
Per ottenere un feedback tecnico utile, inviate block diagram, lane map, modelli applicabili, stackup/drawing, backdrill table, connector data, BOM, assembly scope, test plan, volumi e lista dei report. HILPCB può quindi restituire DFM, assumptions di preventivo, punti da chiarire e opzioni da verificare prima della build. Per dubbi sul perimetro, usate la pagina contatti.
Domande frequenti
Quanti strati deve avere un backplane per server AI?
Non esiste un numero standard. Dipende da lane count, breakout, piani di riferimento, alimentazioni, isolamento, connettori, via, spessore e process window. Si sceglie la costruzione minima che soddisfa routing, SI/PI, meccanica e fabbricazione ai corner approvati.
Un backplane 224G richiede sempre materiale ultra-low-loss?
Non automaticamente. “224G” non definisce da solo signalling, reach, connettori, package, equalizzazione o budget. Il materiale si sceglie modellando il percorso reale e confrontando perdita, variazione, geometrie producibili, disponibilità e margine del canale applicabile.
PCIe, CXL e NVLink possono usare lo stesso budget di canale?
Non va assunto. Possono condividere componenti fisici o velocità nominali in alcune architetture, ma requisiti, modalità, compliance, equalizzazione e ownership dipendono dall'ecosistema e dalla versione. Il project owner deve fornire i documenti e i modelli pertinenti.
Come si decide se inserire un retimer?
Si valuta il canale completo con package, PCB, connettori, cavi, corner e capacità del ricevitore/trasmettitore. Vanno poi considerati latency, power, thermals, clocking, firmware, debug, costo e disponibilità. Il retimer non è una correzione automatica per uno stackup non controllato.
Il Dk e il Df del datasheet bastano per scegliere il laminato?
No. Servono metodo e frequenza di prova, glass/resin construction, copper profile, roughness model, temperatura, umidità e tolleranze. Il valore di marketing deve essere trasformato in un modello coerente con il solver e con la costruzione proposta.
Quale tolleranza d'impedenza bisogna specificare?
Quella derivata dal budget e compatibile con geometria e processo concordati. Una tolleranza più stretta aumenta vincoli e costo ma non risolve connector launch, loss o crosstalk. Deve essere legata a net class, coupon, metodo di misura e regola di accettazione.
Il backdrill è sempre necessario su una scheda spessa?
No. Serve quando lo stub previsto degrada il canale oltre il margine e quando profondità, registrazione e distanza dai layer utili sono controllabili. Alcune transizioni possono usare breakout, via cieche, layer assignment o altre geometrie; la decisione richiede simulazione e DFM.
Come si specifica correttamente lo stub residuo?
Indicate layer attraversati, lato di foratura, datum, profondità o residual target, tolleranza, layer da proteggere e metodo di verifica. Il limite deve includere variazione dello spessore e registrazione, non essere copiato da una raccomandazione generica.
Il foro press-fit è responsabilità del produttore PCB o del connettore?
È un'interfaccia condivisa. Il produttore del connettore definisce la finestra applicabile al pin; il progettista assegna footprint e requisiti; il fabbricante propone drill/plating; l'assemblatore controlla inserzione e tooling. L'accettazione deve essere concordata tra le parti.
Un TDR sul coupon dimostra che il canale funziona?
No. Dimostra caratteristiche della struttura rappresentata dal coupon secondo il metodo usato. Il canale include package, breakout, connettori, altri segmenti e configurazione del sistema. Servono correlazione as-built e validazione end-to-end secondo il piano applicabile.
Quando serve rame pesante nel backplane?
Quando il modello del percorso di potenza mostra che sezione, caduta o temperatura richiedono più rame e il processo rimane producibile. Prima vanno verificati connettori, neck-down, via array, busbar/cable options, duty cycle, airflow e limiti meccanici.
Quali dati deve consegnare il fornitore con il lotto?
Dipende dal contratto, ma possono includere CoC/material lot, as-built stackup, impedance/loss report, microsection, electrical-test result, backdrill evidence, flatness, assembly inspection, serial genealogy e deviazioni. Frequenza, formato e retention vanno definiti nella RFQ.
Che differenza c'è tra EVT, DVT e PVT per un backplane?
EVT verifica architettura e misurabilità; DVT verifica corner e requisiti della configurazione; PVT verifica ripetibilità di fabbricazione, inserzione, assembly e test. Ogni fase deve usare revisioni identificate e criteri di uscita, non solo una quantità diversa di schede.
Come confrontare due preventivi di PCB backplane?
Normalizzate materiale e alternative, stackup, tolleranze, coupon, backdrill, press-fit, report, tooling, NRE, test, lead time e change control. Se uno scope esclude evidenze o processi critici, il prezzo unitario non è direttamente confrontabile.
Checklist finale di rilascio
- architettura e deliverable definiti;
- protocollo/versione, siliconi, lane map, modelli e compliance owner congelati;
- worksheet package-to-package approvato;
- stackup e material model correlati alla costruzione proposta;
- impedenza, loss, via, backdrill e press-fit accompagnati da metodi di prova;
- power path e thermal boundary verificati;
- coupon e variation corners inclusi nel piano;
- EVT/DVT/PVT/FAI con criteri di uscita;
- supplier evidence, change control e RFQ completi;
- configurazione e risultati tracciabili dal modello al lotto.
La checklist va riesaminata a ogni cambio di silicon, connettore, materiale, stackup, firmware di retimer o metodo di prova, perché una configurazione precedente non dimostra automaticamente quella successiva.