PCB per schede madri di server AI ad alta velocità: Padroneggiare le sfide delle interconnessioni ad alta velocità dei PCB backplane di server AI

Un'analisi approfondita delle tecnologie chiave dei PCB per schede madri di server AI ad alta velocità, che copre l'integrità del segnale ad alta velocità, la gestione termica e la progettazione di alimentazione/interconnessione per aiutarvi a costruire PCB backplane di server AI ad alte prestazioni.

technology21 giugno 202516 min lettura

Con la crescita esplosiva dell'IA generativa, dei modelli linguistici di grandi dimensioni (LLM) e del calcolo ad alte prestazioni (HPC), il traffico dati all'interno dei data center sta aumentando a un ritmo senza precedenti. Per soddisfare le massicce richieste di scambio dati tra acceleratori AI (come GPU e TPU), le architetture dei server si stanno evolvendo verso una maggiore densità e larghezza di banda. Al centro di questa evoluzione, la PCB della scheda madre del server AI ad alta velocità (tipicamente riferita a backplane o midplane) svolge un ruolo critico. Non è solo la spina dorsale fisica che collega le schede secondarie di calcolo, archiviazione e rete, ma anche il percorso chiave per i bus ad alta velocità di nuova generazione come PCIe 5.0/6.0 e CXL. Progettare e produrre una PCB della scheda madre del server AI ad alta velocità stabile è la prova definitiva di integrità del segnale, integrità dell'alimentazione, gestione termica e producibilità. Essendo il cuore dei sistemi di interconnessione dei data center, la progettazione e la produzione dei backplane dei server AI determinano direttamente il limite di prestazioni e l'affidabilità dell'intero sistema. Qualsiasi piccolo difetto di progettazione o di fabbricazione può essere ingrandito all'infinito durante trilioni di trasmissioni di dati al secondo, portando a rallentamenti del sistema o addirittura a crash. Pertanto, collaborare con produttori esperti come Highleap PCB Factory (HILPCB) fin dalle prime fasi di progettazione è cruciale per garantire il successo del progetto. Questo articolo approfondirà le sfide principali e le tecnologie chiave per la costruzione di PCB backplane per server AI ad alte prestazioni dal punto di vista di un ingegnere di sistema.

Perché la progettazione dello stackup è fondamentale per i backplane dei server AI?

Nella progettazione di circuiti digitali ad alta velocità, un PCB non è solo un supporto per il collegamento dei componenti, ma è esso stesso un dispositivo passivo complesso. La progettazione dello stackup del PCB della scheda madre del server AI è la base dell'intero progetto, influenzando direttamente il controllo dell'impedenza, il crosstalk del segnale, la stabilità della rete di alimentazione e le prestazioni EMI/EMC. Uno stackup ben progettato è il primo passo per ottenere una qualità superiore del PCB della scheda madre del server AI.

I backplane dei server AI presentano tipicamente un numero di strati estremamente elevato (20-40 strati o più) per ospitare coppie differenziali ad alta velocità dense, reti di distribuzione dell'alimentazione (PDN) complesse e segnali di controllo. Durante la progettazione di uno stackup del PCB della scheda madre del server AI, devono essere considerati i seguenti fattori:

Selezione dei materiali: Man mano che le velocità di segnale aumentano da 16 GT/s per PCIe 4.0 a 64 GT/s per PCIe 6.0, la perdita di segnale diventa un collo di bottiglia importante. Devono essere utilizzati materiali laminati a bassissima perdita (ULL) o a perdita estremamente bassa (ELL), come Tachyon 100G e Megtron 6/7/8. Questi materiali presentano costanti dielettriche (Dk) e fattori di dissipazione (Df) inferiori, riducendo efficacemente l'attenuazione del segnale durante la trasmissione.
Controllo dell'impedenza: Le coppie differenziali ad alta velocità (ad es. collegamenti PCIe/CXL) sono altamente sensibili alla continuità dell'impedenza. Il design dello stackup deve pianificare con precisione lo spessore del dielettrico e la larghezza della traccia tra gli strati di segnale e i piani di riferimento (GND/PWR) per garantire che l'impedenza differenziale (tipicamente 85Ω o 100Ω) sia controllata entro una tolleranza di ±5%.
Soppressione del crosstalk: Ottimizzando il posizionamento degli strati di segnale rispetto agli strati di massa e aumentando la spaziatura tra le coppie di segnale (seguendo la regola 3W/5W), il crosstalk vicino (NEXT) e il crosstalk lontano (FEXT) possono essere efficacemente soppressi. La disposizione strategica delle strutture stripline e microstrip nello stackup è fondamentale per il controllo del crosstalk.
Integrità dell'alimentazione (PI): Lo stackup deve includere più piani di alimentazione e di massa di ampia area per costruire una PDN a bassa impedenza. L'accoppiamento stretto tra questi piani forma una capacità planare naturale, fornendo un'erogazione di potenza stabile ai chip ad alta velocità. Un design ottimizzato dello stackup di PCB backplane (backplane-pcb) raggiunge il miglior equilibrio tra prestazioni, costi e producibilità.

Come affrontare le sfide dell'integrità del segnale ad alta velocità nell'era PCIe 5.0/6.0?

Quando le velocità del segnale entrano nel regno di 32GT/s (PCIe 5.0) e 64GT/s (PCIe 6.0), i problemi di integrità del segnale (SI) diventano eccezionalmente prominenti. Su PCB di schede madri per server AI ad alta velocità, i segnali devono passare attraverso molteplici discontinuità come connettori, via e tracce, ognuna delle quali può diventare un collo di bottiglia delle prestazioni.

Le principali sfide SI includono:

Perdita di Inserzione (Insertion Loss): L'attenuazione dell'energia del segnale lungo il percorso di trasmissione. Ciò è causato principalmente dalla perdita dielettrica e dalla perdita del conduttore (effetto pelle). Oltre alla selezione di materiali a bassa perdita, sono necessarie tracce più larghe e finiture superficiali (come ENEPIG che sostituisce ENIG) per ridurre la perdita del conduttore.
Riflessione: Causata da disadattamenti di impedenza. Connettori, via, pad BGA e altre discontinuità di impedenza possono portare a riflessioni del segnale, degradando il diagramma ad occhio.
Crosstalk (Diafonia): Accoppiamento elettromagnetico tra linee di segnale adiacenti. Nei backplane con routing denso, il crosstalk è una delle principali cause di errori di dati.
Effetti dei Via: Il moncone di un via può creare risonanza, causando una grave attenuazione del segnale a frequenze specifiche e formando "trappole mortali". Per i segnali ad alta velocità, la retroforatura (back-drilling) è quasi obbligatoria, poiché rimuove con precisione la porzione di moncone inutilizzata del via.

Per affrontare queste sfide, gli ingegneri progettisti devono affidarsi a strumenti avanzati di simulazione elettromagnetica (come Ansys HFSS o Cadence Clarity) per la modellazione e la simulazione dell'intero collegamento - dai connettori e le tracce PCB ai chip riceventi - per prevedere e ottimizzare accuratamente le prestazioni SI.

Strategie Chiave per l'Ottimizzazione dell'Integrità del Segnale ad Alta Velocità

Controllo Preciso dell'Impedenza: Gestire rigorosamente la larghezza della traccia, lo spessore del dielettrico e lo spessore del rame per garantire la continuità dell'impedenza lungo l'intero collegamento, mantenendo le tolleranze entro ±5%.
Applicazione di Materiali a Bassa Perdita: Utilizzare materiali a bassissima perdita come Megtron 7 o Tachyon 100G per ridurre fondamentalmente la perdita dielettrica.
Retroforatura (Back-Drilling): Rimuovere i monconi non funzionali nei via per eliminare la risonanza ad alta frequenza, un processo critico per garantire la qualità del segnale a velocità PCIe 5.0 e superiori.

Design ottimizzato dei via: Utilizzare pad e anti-pad più piccoli per ridurre la capacità parassita nei via e fornire percorsi di ritorno più fluidi per i segnali.

Selezione della finitura superficiale: Adottare finiture superficiali come ENEPIG (Nichel Chimico Palladio Chimico Oro ad Immersione) o DIG (Oro ad Immersione Diretta) per minimizzare le perdite aggiuntive causate dall'effetto pelle sui segnali ad alta frequenza.

## Strategie di ottimizzazione per le zone di transizione tra connettori di backplane e via

Nelle interconnessioni ad alta velocità, i connettori e i via PCB sono i due punti più vulnerabili. I backplane dei server AI utilizzano tipicamente connettori ortogonali ad alta densità o connettori board-to-board, dove il design della zona di transizione dei pin ha un impatto decisivo sull'integrità del segnale.

Regione di breakout del connettore: Il routing dai pin del connettore alle tracce interne del PCB è estremamente denso. È necessaria un'attenta ottimizzazione durante la progettazione per evitare angoli acuti e larghezze di traccia eccessivamente strette. L'uso di microvia dalla tecnologia HDI PCB (HDI-pcb) può alleviare efficacemente la congestione nella regione di breakout.
Ottimizzazione dei via:
- Anti-pad: La dimensione del clearance intorno ai via sui piani di riferimento deve essere ottimizzata. Un anti-pad sottodimensionato aumenta la capacità parassita, mentre uno sovradimensionato interrompe la continuità del percorso di ritorno.
Vias di messa a terra: Il posizionamento strategico di vias di messa a terra attorno a vias ad alta velocità fornisce un percorso di ritorno a bassa induttanza per i segnali e sopprime le interferenze elettromagnetiche.
Controllo della profondità di retro-foratura: La precisione nella profondità di retro-foratura è fondamentale. Una foratura insufficiente lascia monconi, mentre una foratura eccessiva può danneggiare gli strati di segnale. Produttori esperti come HILPCB possono controllare le tolleranze della profondità di retro-foratura entro +/- 50μm.

Come progettare una rete di distribuzione dell'alimentazione (PDN) efficiente per centinaia di Ampere?

GPU e ASIC nei server AI consumano un'enorme potenza, con richieste di corrente di un singolo chip che raggiungono centinaia o addirittura migliaia di Ampere, mentre i requisiti di ripple di tensione sono estremamente rigorosi. Essendo il canale primario per l'erogazione di potenza dai moduli alle schede di calcolo, la progettazione del PDN del backplane affronta sfide significative.

Riduzione della caduta di tensione CC (caduta IR): Correnti elevate causano cadute di tensione sostanziali attraverso gli strati di rame. Per affrontare questo problema, viene spesso impiegata la tecnologia PCB in rame pesante (heavy-copper-pcb), utilizzando fogli di rame da 6 once (oz) o più spessi per i piani di alimentazione e di massa. Inoltre, la parallelizzazione di più strati di alimentazione riduce efficacemente la resistenza CC del PDN.
Controllo dell'impedenza AC: Per gestire i cambiamenti di carico transitori, il PDN deve mantenere una bassa impedenza su un'ampia gamma di frequenze. Ciò richiede il corretto posizionamento di numerosi condensatori di disaccoppiamento sul backplane, formando una gerarchia completa di condensatori, dai condensatori elettrolitici di massa ai piccoli condensatori ceramici.
Gestione termica: Correnti elevate generano un significativo calore Joule negli strati di rame. La progettazione del PDN deve essere coordinata con la progettazione termica, utilizzando la simulazione per analizzare la densità di corrente e la distribuzione degli hotspot, garantendo che le temperature del PCB rimangano entro limiti di sicurezza.

Panoramica delle capacità di produzione di backplane ad alte prestazioni di HILPCB

Parametro di produzione	Capacità HILPCB	Valore per backplane di server AI
Strati massimi	64+ strati	Soddisfa i complessi requisiti di routing per segnali ad alta velocità e strati di alimentazione
Spessore massimo del rame	20 oz (strati interni/esterni)	Supporta centinaia di ampere di trasmissione ad alta corrente, riducendo la caduta IR
Spessore massimo della scheda	12 mm	Fornisce elevata rigidità per supportare connettori e componenti grandi e pesanti
Precisione della profondità di backdrill	±0,05 mm	Rimuove con precisione i stub delle vie, garantendo la qualità del segnale PCIe 5.0/6.0
Tolleranza di controllo dell'impedenza	±5%	Garantisce stabilità nella trasmissione di segnali differenziali ad alta velocità

Quali sono i punti chiave nella progettazione della gestione termica per i backplane dei server AI?

La gestione termica è un altro fattore critico per garantire il funzionamento stabile a lungo termine dei server AI. Un PCB della scheda madre del server AI ad alta velocità mal progettato può diventare un collo di bottiglia termico per l'intero sistema.

Identificare le fonti di calore: Le principali fonti di calore includono piani di alimentazione ad alta corrente, regolatori di tensione (VRM) per chip ad alta velocità e aree di connettori densamente popolate.
Costruire percorsi efficienti di dissipazione del calore:
- Vias termici: Disporre densamente i vias termici sotto i componenti che generano calore per trasferire rapidamente il calore ai piani di massa o di alimentazione dello strato interno del PCB, che lo conducono poi ai dissipatori di calore o allo chassis.
- Utilizzare la lamina di rame per la dissipazione del calore: Gli strati di rame spessi non sono solo eccellenti conduttori elettrici, ma anche efficaci conduttori di calore. Le lamine di rame di ampia superficie sulla superficie e sugli strati interni del PCB possono diffondere efficientemente il calore lontano dalle aree hotspot.
- Selezione dei materiali: Scegliere materiali con elevate temperature di transizione vetrosa (Tg), come Tg170℃ o Tg180℃, per garantire che il PCB mantenga buone prestazioni meccaniche ed elettriche anche in ambienti ad alta temperatura.

Metodi di Test Chiave per Garantire la Qualità dei PCB delle Schede Madri per Server AI

Per i backplane di server AI strutturalmente complessi e costosi, test e convalide complete sono l'ultima e più critica linea di difesa nella fornitura di prodotti di alta qualità. Affidarsi esclusivamente alle ispezioni visive è lungi dall'essere sufficiente; devono essere impiegati metodi avanzati di test elettrici e di convalida funzionale per garantire la qualità dei PCB delle schede madri per server AI.

Test a Sonda Volante: Per prototipi e produzioni in piccoli lotti, il test a sonda volante è un metodo di test efficiente e flessibile. Elimina la necessità di costose fixture a letto di aghi utilizzando sonde mobili per contattare direttamente pad e via sul PCB, rilevando circuiti aperti e cortocircuiti. Per backplane ad alta densità e passo fine, il test a sonda volante offre una copertura di test eccezionalmente elevata.
Boundary-Scan/JTAG: Dopo che il backplane completa l'assemblaggio SMT, molti punti di connessione del segnale critici (ad esempio, le sfere di saldatura BGA) diventano nascosti e inaccessibili alle sonde tradizionali. La tecnica di test Boundary-Scan/JTAG utilizza il Test Access Port (TAP) integrato nel chip per rilevare in modo non invasivo le connessioni tra i pin del chip, la qualità della saldatura BGA e la funzionalità del chip.
Ispezione Ottica Automatica (AOI) e Ispezione a Raggi X Automatica (AXI): L'AOI viene utilizzata per ispezionare i difetti di posizionamento durante l'SMT, mentre l'AXI può penetrare i componenti per esaminare difetti nascosti come vuoti, ponticelli e effetti "head-in-pillow" nelle saldature di BGA, QFN e altri pacchetti.

Confronto delle principali tecnologie di test per PCB

Tecnologia di test	Obiettivo del test	Vantaggi principali	Fase applicabile
Test a sonde mobili (Flying Probe Test)	Scheda nuda	Nessun costo di fixture, alta flessibilità, adatto per prototipi e piccoli lotti	Fase di produzione
Boundary-Scan/JTAG	Scheda assemblata (PCBA)	Capace di testare giunti di saldatura invisibili come BGA, alto tasso di copertura	Test post-assemblaggio
AXI (Raggi X)	Scheda assemblata (PCBA)	Rileva difetti interni nei giunti di saldatura BGA (vuoti, effetto head-in-pillow)	Test post-assemblaggio

Impatto dell'assemblaggio SMT ad alta affidabilità sulle prestazioni del backplane

Una scheda nuda perfetta subirà un significativo degrado delle prestazioni se sottoposta a un processo di assemblaggio scadente. Il processo di assemblaggio SMT per i backplane dei server AI è altrettanto impegnativo.

Controllo della Deformazione: I backplane dei server AI hanno dimensioni enormi, strati multipli e una distribuzione non uniforme del rame, il che li rende altamente soggetti a deformazioni durante le alte temperature della saldatura a rifusione. Una deformazione eccessiva può portare a giunti di saldatura BGA scadenti o difficoltà nell'installazione di connettori a pressione (press-fit). I produttori devono controllare rigorosamente la deformazione ottimizzando i design dei pannelli, selezionando materiali di substrato adatti e utilizzando attrezzature specializzate.
Gestione della Massa Termica: Le dimensioni massicce e gli spessi strati di rame significano che i backplane hanno una massa termica significativa. Il profilo di temperatura della saldatura a rifusione deve essere calibrato con precisione per garantire che tutti i giunti di saldatura (specialmente vicino a grandi connettori a pressione) raggiungano temperature di saldatura adeguate, evitando al contempo il surriscaldamento di altri componenti sensibili al calore sulla scheda.
Processo Press-fit: Molti connettori per backplane sono installati utilizzando la tecnologia press-fit, che impone tolleranze estremamente strette sui diametri dei fori del PCB e sulla qualità delle pareti dei fori. Processi di foratura e placcatura precisi sono fondamentali per garantire l'affidabilità delle connessioni press-fit.

Scegliere un fornitore come HILPCB, che offre servizi one-stop dalla produzione di PCB ad alta velocità (high-speed-pcb) all'assemblaggio SMT (smt-assembly), garantisce una perfetta integrazione dei processi di produzione e assemblaggio, mitigando i rischi alla fonte.

DFM/DFX: Garantire la producibilità e l'affidabilità fin dalla fase di progettazione

Per le schede madri PCB per server AI ad alta velocità, il Design for Manufacturability (DFM) e il Design for Excellence (DFX, che copre testabilità, assemblabilità, ecc.) sono fondamentali. Una collaborazione precoce con i produttori di PCB durante la fase di progettazione può prevenire costose revisioni e ritardi di produzione in seguito.

I punti chiave della revisione DFM includono:

Rapporto d'aspetto: I via profondi e stretti pongono sfide significative ai processi di placcatura. I progetti dovrebbero evitare di superare i limiti di capacità del produttore per i rapporti d'aspetto.
Larghezza/Spaziatura delle tracce: Assicurarsi che le larghezze e le spaziature minime delle tracce siano allineate con le capacità di produzione di massa del produttore, con margini di progettazione sufficienti.
Diga della maschera di saldatura: Le aree con alta densità di pin (ad es. BGA, connettori) richiedono dighe della maschera di saldatura adeguatamente larghe per prevenire ponti di saldatura durante l'assemblaggio.
Progettazione dei punti di test: Riservare punti di test per segnali critici per facilitare il debug e la convalida, inclusi i necessari porti di accesso ai test per le catene Boundary-Scan/JTAG.

Conclusione

La creazione di una PCB per schede madri di server AI ad alta velocità di successo è un compito complesso di ingegneria dei sistemi, che richiede profonda esperienza sia dai team di progettazione che dai partner di produzione in diverse discipline: scienza dei materiali, teoria elettromagnetica, termodinamica e produzione di precisione. Dalla stratificazione della PCB della scheda madre del server AI che definisce le prestazioni, alle ottimizzazioni dell'integrità del segnale per le sfide PCIe 6.0, e all'assicurazione dell'affidabilità tramite test a sonda volante e controlli di processo di assemblaggio SMT, ogni fase è interconnessa e indispensabile. Con la continua evoluzione della tecnologia AI, i requisiti di prestazione per i backplane dei server non faranno che aumentare. Scegliere un partner come HILPCB, che non solo possiede capacità di produzione avanzate ma fornisce anche un supporto tecnico completo - dall'analisi DFM e selezione dei materiali ai test e alla validazione finali - sarà fondamentale per distinguersi nel mercato altamente competitivo. Se state pianificando il vostro prossimo progetto di calcolo ad alte prestazioni, contattate immediatamente il nostro team di ingegneri. Affrontiamo insieme le sfide delle interconnessioni ad alta velocità e costruiamo PCB per schede madri di server AI ad alta velocità stabili e affidabili.