На волне искусственного интеллекта (ИИ), высокопроизводительных вычислений (HPC) и анализа больших данных потребность в вычислительной мощности дата-центров растет экспоненциально с беспрецедентной скоростью. Чтобы преодолеть ограничения традиционной упаковки, индустрия обратилась к решениям гетерогенной интеграции, основанным на чиплетах, причем технология NVLink-C2C (Chip-to-Chip) от NVIDIA является вершиной этого тренда. Она обеспечивает сверхвысокую пропускную способность и сверхнизкую задержку между чипами, но это предъявляет экстремальные требования к печатным платам (PCB), которые их поддерживают. В этой статье подробно рассматриваются ключевые проблемы проектирования и производства PCB NVLink-C2C и объясняется, как специализированные производители, такие как HilPCB PCB Factory (HILPCB), могут помочь клиентам в этой сложной области.
NVLink-C2C — это когерентный интерфейс «чип–чип» от NVIDIA. Его физическая реализация может использовать передовое корпусирование или другие поддерживаемые варианты интеграции; окружающая PCB-носитель/серверная плата разводит системные I/O и обеспечивает питание и механическую поддержку. Не предполагайте, что полный интерфейс C2C всегда проходит по обычным дорожкам PCB.
Какие революционные требования предъявляет технология NVLink-C2C к проектированию PCB?
NVIDIA описывает NVLink-C2C как проприетарное высокоскоростное, когерентное в памяти межсоединение чипов. В конфигурациях Grace Hopper указываемая совокупная пропускная способность достигает 900 ГБ/с в обоих направлениях (около 450 ГБ/с на направление); это не скорость данных PCB на контакт и не универсальное утверждение о нескольких ТБ/с.
Разделение «корпус–плата»: Отличайте трассировку кристалла/корпуса от PCB-носителя. Вывод выводов (pin escape), геометрия микропереходов и количество слоёв определяются фактическим корпусом и стеком заказчика, а не общим правилом «менее 2/2 mil» для любого проекта.
Целостность сигнала: Проверяйте каждый физический интерфейс относительно его спецификаций канала конкретного производителя. Универсальная скорость «100 Гбит/с на контакт», целевое значение Dk или допуск импеданса ±5% не могут быть выведены из совокупной пропускной способности NVLink-C2C.
Мощная сеть распределения питания (PDN): Процессоры, объединяющие несколько высокопроизводительных чиплетов, могут потреблять тысячи ватт, причем потребление тока динамически меняется. PCB должна обеспечивать стабильную, низкоимпедансную PDN, чтобы справляться с мгновенными скачками тока и предотвращать падения напряжения, которые могут нарушить работу чипа.
Сложная интеграция теплового управления: Огромная плотность мощности создает значительное тепло. PCB сама должна стать частью теплового пути, используя толстые медные слои, массивы тепловых переходов или встроенные радиаторы для эффективного отвода тепла от чипов к охладителю.
Эти требования вместе образуют сложную многодисциплинарную проблему, где любое упущение может привести к отказу всей системы.
Как достичь максимальной целостности сигнала в PCB NVLink-C2C?
Методы обеспечения целостности сигнала различаются для короткой трассы NVLink-C2C внутри корпуса и отдельного канала PCIe Gen4/Gen5. Значения PCIe 16/32 ГТ/с нельзя экстраполировать в скорость NVLink-C2C на контакт; используйте фактические данные производителя и проекта корпуса/канала.
Во-первых, выбирайте диэлектрические и проводящие материалы для фактически проложенного канала и его бюджета потерь. Плата-носитель может использовать низкопотерные ламинаты для системных линий ввода-вывода PCIe/NVLink, однако выбор материалов для внутрикорпусных соединений NVLink-C2C определяется их собственным каналом и не должен ограничиваться общим запретом на FR-4.
Во-вторых, точный контроль импеданса крайне важен. Несоответствие импеданса вызывает отражения сигнала, серьезно ухудшая глазковые диаграммы. HILPCB достигает допуска дифференциального импеданса в пределах ±5% благодаря передовым производственным процессам и строгому контролю качества. Это требует точного управления шириной дорожек, толщиной диэлектрика и толщиной меди, а также использования программного обеспечения для моделирования и симуляции. Еще раз, оптимизация переходных отверстий (Via) является ключевым этапом. В более толстых многослойных печатных платах традиционные сквозные отверстия создают ненужные остатки (stub), которые могут резонировать на высоких частотах и становиться убийцами сигнала. Технология обратного сверления (Back-drilling) точно удаляет эти остатки, значительно улучшая качество сигнала. Для областей с очень высокой плотностью необходимо использовать слепые/скрытые переходные отверстия (Blind/Buried Vias) технологии HDI, чтобы сократить пути и уменьшить паразитные эффекты.
Наконец, управление перекрестными помехами (Crosstalk). При высокой плотности разводки электромагнитная связь между соседними дорожками может вызывать перекрестные помехи. Увеличение расстояния между дорожками, использование структур полосковой линии (Stripline) и оптимизация расположения заземляющих переходных отверстий могут эффективно подавлять перекрестные помехи, обеспечивая независимость каждого канала.
Обзор производственных возможностей HILPCB для высокопроизводительных серверных печатных плат
| Параметр | Возможности HILPCB | Значение для NVLink-C2C |
|---|---|---|
| Максимальное количество слоев | 56 слоев | Обеспечивает достаточное пространство для сложной разводки сигналов, питания и земли |
| Минимальная ширина/расстояние между дорожками | 1,5/1,5 mil (38/38 μm) | Удовлетворяет требованиям сверхвысокой плотности разводки в областях BGA чиплетов |
| Точность контроля импеданса | ±5% | Минимизирует отражение сигналов, обеспечивая качество высокоскоростных сигналов |
| Структура слепых/скрытых переходных отверстий | Any-Layer HDI (ELIC) | Обеспечивает наиболее плотную разводку и самые короткие пути сигналов |
| Высокоскоростные материалы | Megtron 6/7/8, Tachyon 100G, Rogers и др. | Обеспечивает сверхнизкие потери передающей среды, поддерживающей скорость 100Gbps+ |
Почему целостность питания (PDN) является ключом к успеху NVLink-C2C PCB?
Если целостность сигнала — это скоростная трасса, то целостность питания (PI) — это энергетическая сеть, питающая эту трассу. Процессор, объединяющий несколько мощных чиплетов, может потреблять более 2000 Вт, а во время работы возникают колебания тока в сотни ампер за наносекунды. Неправильная конструкция PDN может привести к просадкам напряжения ядра, вызывая вычислительные ошибки или даже сбои системы.
Создание надежной PDN требует системного подхода:
- Низкоимпедансные пути: Весь путь тока от VRM (модуля регулятора напряжения) до корпуса чипа должен иметь минимальное сопротивление. В NVLink-C2C PCB это обычно достигается за счет нескольких непрерывных слоев питания и земли. Технология Heavy Copper (например, 3oz или выше) эффективно снижает падение напряжения (IR Drop).
- Иерархическая развязка: Для подавления шума на разных частотах требуются разные типы конденсаторов. В конструкции PDN используется стратегия иерархической развязки: крупные электролитические конденсаторы размещаются рядом с VRM, а множество малых керамических конденсаторов с низкой ESL (эквивалентной последовательной индуктивностью) — вокруг корпуса чипа, создавая широкополосную низкоимпедансную сеть от кГц до ГГц.
- Плоскостная емкость: Слои питания и земли PCB сами по себе действуют как огромные плоские конденсаторы, обеспечивая развязку на сверхвысоких частотах. Уменьшение толщины диэлектрика между слоями питания и земли значительно увеличивает эту внутреннюю емкость, что критически важно для подавления высокочастотных шумов.
Как опытный производитель PCB, инженерная команда HILPCB тесно сотрудничает с клиентами, проводя DFM (Design for Manufacturability) проверки, чтобы гарантировать физическую реализацию PDN, например, оптимизируя расположение конденсаторов и обеспечивая достаточное количество переходных отверстий питания.
Как передовой дизайн слоев PCB балансирует сигналы, питание и теплоотвод?
Дизайн слоев (Stack-up) — это душа NVLink-C2C PCB, определяющая физическую структуру сигналов, питания, земли и теплоотвода. Отличный дизайн слоев достигает оптимального баланса между производительностью, стоимостью и технологичностью.
Для многослойных PCB-носителей, поддерживающих высокопроизводительные суперчип-модули, при проектировании стека может потребоваться учесть:
- Изоляция сигнальных слоев: Высокоскоростные дифференциальные пары обычно прокладываются как полосковые линии (Stripline, между двумя слоями земли) или микрополосковые линии (Microstrip, над слоем земли). Полосковые линии обеспечивают лучшую электромагнитную защиту, эффективно предотвращая перекрестные наводки, и являются предпочтительным выбором для NVLink-C2C и других высокоскоростных сигналов.
- Сопряжение слоев питания/земли: Тесная связь слоев питания и земли использует эффект плоскостной емкости для повышения производительности PDN.
- Гибридное использование материалов: Для оптимизации затрат можно применять гибридные слои, используя дорогие материалы с ультранизкими потерями для высокоскоростных сигнальных слоев и более экономичные материалы для слоев питания и низкоскоростных сигналов.
- Симметричная структура: Чтобы предотвратить коробление PCB во время производства и сборки из-за неравномерных термических напряжений, дизайн слоев должен сохранять симметрию верх-низ.
Эта работа по стеку относится к фактическим интерфейсам PCIe, памяти, питания и системы носителя; она не определяет проприетарную конструкцию корпуса NVLink-C2C.
Эволюция технических характеристик высокоскоростных PCB
| Технический параметр | PCIe Gen5 PCB | NVLink-C2C PCB |
|---|---|---|
| Скорость передачи на канал связи | 32 GT/s (~32 Гбит/с) | Производителем определяемое когерентное соединение; GH200 — до 900 ГБ/с совокупной двунаправленной пропускной способности |
| Критерии потерь / потерь на отражение | Используйте бюджет и контрольную точку конкретного канала PCIe | Зависит от корпуса/интерфейса; общего значения потерь при вставке для PCB нет |
| Допуск импеданса | ±10% (типично) | Задаётся проложенным интерфейсом и конструкцией платы |
| Плотность трассировки | Высокая | Зависит от носителя и интерфейса корпуса; HDI не всегда обязателен |
Примечание: спецификации корпуса/канала NVLink-C2C определяются производителем; скорость передачи PCIe x16 и совокупная когерентная пропускная способность C2C — это разные показатели, и их нельзя использовать как прямые пределы приёмки канала PCB.
Какие серьезные проблемы терморегулирования возникают у плат NVLink-C2C PCB?
Расчётная тепловая мощность зависит от конкретного модуля и платформы; не считайте 1500 Вт стандартным показателем любого устройства NVLink-C2C. Оценируйте корпус, TIM, холодную пластину, медь PCB и локальное тепловыделение VRM по отдельности.
Плата NVLink-C2C PCB играет двойную роль в терморегулировании: она является как носителем источников тепла, так и ключевым звеном в пути отвода тепла. Эффективные стратегии терморегулирования на уровне платы включают:
- Термопереходные отверстия (Thermal Vias): Плотное расположение множества термопереходных отверстий под чипом для прямого отвода тепла на другую сторону платы, где обычно подключены крупные радиаторы. Эти отверстия заполнены теплопроводящей пастой или непосредственно металлизированы для максимальной теплопроводности.
- Встроенные медные блоки (Copper Coin): Для горячих зон в процессе изготовления платы может быть встроен цельный медный блок. Теплопроводность меди значительно выше, чем у материалов подложки PCB, что делает её эффективной "тепловой магистралью" для распределения тепла в горизонтальном и вертикальном направлениях.
- Материалы с высокой теплопроводностью: Выбор подложек PCB с более высокой теплопроводностью (Tc), хотя и менее эффективный, чем прямая металлическая проводимость, всё же полезен для общего распределения тепла и снижения температурных перепадов на плате.
- Совместная работа с системой охлаждения: Конструкция платы должна быть тесно согласована с системой охлаждения сервера (например, воздушное или жидкостное охлаждение). Например, необходимо предусмотреть точные места установки и контактные поверхности для холодных пластин (cold plates) жидкостных систем охлаждения, обеспечивая непрерывность пути передачи тепла.
Эти технологии терморегулирования применимы не только к текущим вычислительным чипам, но и критически важны для будущих Optical Interconnect PCB или Linear Optics PCB, которые могут быть интегрированы в материнские платы серверов, поскольку оптические модули и связанные с ними драйверные чипы также очень чувствительны к температуре.
От проектирования к производству: какую роль играет DFM в платах NVLink-C2C?
Теоретически идеальный проект является провалом, если его нельзя экономично и надежно изготовить. Проектирование для производства (DFM) служит мостом между проектированием и производством, и его важность возрастает для таких сложных плат, как NVLink-C2C PCB.
Сотрудничество с опытными производителями, такими как HILPCB, на ранних этапах для проверки DFM может предотвратить дорогостоящие изменения и задержки проекта в дальнейшем. Ключевые точки проверки DFM включают:
- Возможности процесса микропереходов: Соотношение сторон лазерного сверления, качество стенок переходов и процессы заполнения влияют на надежность. Производители должны подтвердить, соответствует ли проект их технологическому окну.
- Точность совмещения слоев: Для многослойных HDI PCB точность совмещения между каждым слоем критически важна. Незначительные отклонения могут привести к отказам соединений переходов.
- Равномерность толщины меди: В процессе гальванизации большие медные плоскости и мелкие дорожки могут иметь неравномерную толщину меди, что влияет на контроль импеданса и токопроводящую способность.
- Контроль коробления: Асимметричная структура слоев или неравномерное распределение меди могут вызвать коробление платы при тепловых воздействиях, таких как пайка оплавлением, что повлияет на качество пайки BGA.
HILPCB предлагает бесплатные услуги анализа DFM. Наши инженеры используют профессиональное CAM-программное обеспечение и богатый производственный опыт, чтобы помочь клиентам выявить и устранить потенциальные производственные риски до начала производства, обеспечивая плавный переход от PCIe Gen4 PCB к NVLink-C2C PCB.
Комплексный процесс производства и сборки HILPCB
Как HILPCB Обеспечивает Качество Производства и Сборки Плат NVLink-C2C?
Изготовление качественной платы NVLink-C2C — это только первый шаг; высококачественная сборка не менее важна. Как поставщик услуг по комплексной сборке под ключ, HILPCB понимает, что каждый этап — от голой платы до полностью функциональной PCBA — должен выполняться с высочайшей точностью.
В производстве мы обладаем передовым оборудованием и технологическими возможностями:
- Передовые технологии формирования изображения и травления: Обеспечивают тонкие дорожки 1,5/1,5 mil для удовлетворения требований высокой плотности монтажа.
- Высокоточное оборудование для ламинации: Гарантирует стабильность размеров и точность совмещения слоев благодаря строгому контролю температуры, давления и времени.
- Плазменная очистка и гальваническое заполнение отверстий: Обеспечивает надежную проводимость микропереходов, что является основой долговременной стабильности HDI-плат.
- Контроль: HILPCB использует AOI, рентгеновский контроль и анализ срезов для мониторинга 100% согласованных критических параметров процесса в пределах заданной матрицы контроля. Электрические испытания и эти методы выявляют разные виды дефектов; каждый метод, в том числе разрушающий анализ срезов, имеет заданный объем выборки и не гарантирует обнаружение любого дефекта или отказа в эксплуатации.
В сборке мы также способны обрабатывать сложные серверные платы:
- Высокоточные линии SMT-монтажа: Обрабатывают крупные корпуса BGA (например, 100 мм x 100 мм) и крошечные компоненты, такие как 01005.
- Рентгеновский контроль: HILPCB выполняет 3D-рентгеновскую инспекцию скрытых паяных соединений BGA; она помогает выявлять мостики, крупные непропаи и пустоты. Чувствительность зависит от геометрии и методики контроля, поэтому такой контроль не гарантирует обнаружения каждого холодного паяного соединения.
- Строгий температурный контроль при пайке оплавлением: Для толстых серверных плат и сложных комбинаций компонентов мы настраиваем оптимизированные профили оплавления, чтобы гарантировать безопасные и надежные условия пайки всех компонентов.
- Функциональное тестирование (FCT): По требованию клиента мы настраиваем тестовые среды для проведения комплексных функциональных тестов собранных плат, гарантируя, что каждая поставленная PCBA на 100% соответствует спецификациям. Будь то производство PCB PCIe Gen5 с жесткими требованиями или PCB линейной оптики с особыми требованиями к чистоте и точности, система менеджмента качества HILPCB (сертифицированная по ISO 9001 и IATF 16949) гарантирует высочайшие стандарты.
Заключение
NVLink-C2C — это проприетарный высокоскоростной когерентный интерфейс, обычно встречающийся в тесно интегрированных вычислительных модулях. Производители PCB могут поддерживать квалифицированные требования к корпусному носителю и связанные системные интерфейсы, питание и тепловое проектирование, но не должны обещать обобщённую спецификацию канала «PCB NVLink-C2C» без деталей реализации заказчика.
Чтобы справиться с этими вызовами, вам нужен партнер, обладающий не только передовым оборудованием, но и глубокими техническими знаниями и богатым отраслевым опытом. HilPCB PCB Factory (HILPCB) с более чем десятилетним опытом работы в области высокоскоростных, высокоплотных и многослойных PCB, а также возможностью предоставления комплексных услуг от производства до сборки, готов решать задачи и использовать возможности, связанные с PCB NVLink-C2C. Мы стремимся превратить ваши самые передовые дизайнерские идеи в стабильные, надежные и высокопроизводительные аппаратные продукты, способствуя наступлению эры ИИ и HPC.
Свяжитесь с экспертами HILPCB уже сегодня, чтобы начать ваш следующий проект высокопроизводительных серверных PCB.
