Via-in-Pad plated over (VIPPO): Packaging- und High-Speed-Interconnect-Herausforderungen fuer KI-Chip-Interconnects und Substrat-PCBs meistern

Mit dem explosiven Wachstum von KI, HPC und Rechenzentrums-Workloads steigen die Anforderungen an die zugrunde liegende Hardware auf ein neues Niveau. Leistungsaufnahme und Datendurchsatz von KI-Beschleunigern, GPUs und ASICs wachsen stetig, wodurch IC-Substrate und PCBs sowohl im Design als auch in der Fertigung unter enormen Druck geraten. In dieser Entwicklung hat sich Via-in-Pad plated over (VIPPO) von einer optionalen Technologie zu einem zentralen Muss entwickelt. Die Struktur beeinflusst direkt die Signalintegritaet des KI-Chips, die Stabilitaet des PDN und die Effizienz des Thermikdesigns. Aus Sicht eines Engineers fuer thermische Interface- und Substratdesigns analysiert dieser Beitrag den Kern von Via-in-Pad plated over (VIPPO) und zeigt, wie sich damit Packaging- und High-Speed-Interconnect-Herausforderungen fuer KI-Chip-Interconnects beherrschen lassen.

Beim Entwurf von HDI-Boards, insbesondere bei BGA-Pitches von 0,4 mm oder kleiner, reicht klassisches Dog-Bone-Fanout fuer die Routing-Dichte nicht mehr aus. Via-in-Pad plated over (VIPPO) setzt das Via direkt in das Pad, fuellt es mit leitfaehigem oder nicht leitfaehigem Material und metallisiert die Oberflaeche erneut, sodass ein planarer, direkt loetbarer Pad entsteht. Damit wird nicht nur wertvolle Routing-Flaeche eingespart, sondern auch die physische Grundlage fuer maximale elektrische und thermische Performance geschaffen. Wer versteht, wie HILPCB bei der Optimierung von KI-Interconnect- und Substratdesigns unterstuetzt, schafft sich einen realen Vorteil im Wettbewerbsumfeld.

Was ist Via-in-Pad plated over (VIPPO)?

Im Kern ist Via-in-Pad plated over (VIPPO) ein fortgeschrittener PCB-Fertigungsprozess, der Routing-Engpaesse bei hochdichter Bauteilplatzierung beseitigen soll. Der Standardablauf umfasst mehrere Kernglieder:

1. Bohren: Im Zentrum von Pads fuer BGA-, LGA- oder andere SMD-Bauteile wird ein Via eingebracht.
2. Kupfermetallisierung der Viawand: Wie bei klassischen plated through holes wird die Bohrungswand metallisiert, um die elektrische Verbindung zwischen den Lagen herzustellen.
3. Fuellen: Das Via wird vollstaendig mit einem speziell dafuer ausgelegten leitfaehigen oder nicht leitfaehigen Epoxidmaterial gefuellt. Dieser Schritt ist kritisch, weil Hohlraeume spaeter im Reflow zu Ausgasung und Loetstellenfehlern fuehren koennen.
4. Planarisierung: Die gefuellte Oberflaeche wird geschliffen oder per CMP so eingeebnet, dass sie exakt mit der umgebenden Kupferflaeche fluchtet.
5. Kupferkappe / Over-Plating: Auf das planarisierte Via und das Pad wird erneut Kupfer abgeschieden, wodurch eine geschlossene, glatte und zuverlaessige Pad-Oberflaeche entsteht.
6. Oberflaechenfinish: Abschliessend erfolgt ein Standard-Finish wie ENIG, ImAg oder OSP.

Im Vergleich zum Dog-Bone-Fanout bietet Via-in-Pad plated over (VIPPO) klare Vorteile. Die kurze Fanout-Leitung zwischen Pad und Via entfaellt, der Signalpfad wird minimiert und kritische Bauteile wie Entkopplungskondensatoren koennen naeher an den Versorgungs-Pins des ICs platziert werden. Fuer moderne KI-Substrate ist diese Kombination aus Dichte- und Performance-Gewinn eine Grundvoraussetzung.

Wie verbessert VIPPO die Signalintegritaet von KI-Substraten?

KI-Systeme arbeiten heute mit Datenraten von einigen Dutzend bis ueber hundert Gbit/s, etwa bei PCIe 6.0 oder HBM3e. In diesem Frequenzbereich koennen bereits kleinste geometrische Unsauberkeiten erhebliche SI-Probleme verursachen. Via-in-Pad plated over (VIPPO) uebernimmt hier die Rolle eines SI-Schutzes.

Erstens verkuerzt VIPPO den Pfad vom BGA-Ball zur Innenlagenverdrahtung drastisch, weil die Fanout-Leitung des Dog-Bone-Layouts entfaellt. Dadurch sinken parasitaere Induktivitaet und Kapazitaet, die Flankenverformung nimmt ab und Impedanzspruenge werden reduziert. Fuer Differenzpaare mit strengem Controlled impedance schafft VIPPO einen gleichmaessigeren, vorhersagbaren Uebergang und reduziert Reflexionen sowie Jitter.

Zweitens minimiert VIPPO den Einfluss von Via-Stubs. In klassischen Multilayer-Boards fuehrt ein Durchgangs-Via oft durch saemtliche Lagen, obwohl das Signal nur wenige Ebenen nutzt. Der ungenutzte Rest wirkt als Stub und kann bei hohen Frequenzen Resonanzen sowie starke Daempfung erzeugen. Backdrill quality control kann solche Stubs reduzieren, erfordert aber Zusatzprozess und Mehrkosten. In Kombination mit Blind- oder Buried-Vias vermeidet Via-in-Pad plated over (VIPPO) Stub-Bildung bereits im Grunddesign und schafft dadurch einen deutlich saubereren Kanal fuer SerDes- oder Speicherbusse.

Welche Rolle spielt VIPPO im Thermikmanagement?

Moderne KI-Chips erreichen TDP-Werte von mehreren hundert Watt bis deutlich ueber 1000 W. Wird diese Waerme nicht effizient abgefuehrt, drohen Throttling oder dauerhafte Schaeden. Via-in-Pad plated over (VIPPO) fungiert hier als mikroskopischer Waermekanal.

Werden VIPPO-Vias mit thermisch guenstigem Material gefuellt oder ueber die umgebende Kupfermetallisierung als Waermebruecke genutzt, entsteht ein niederohmiger thermischer Pfad vom Chip-Pad direkt in grosse innere GND- oder Power-Planes. Diese Ebenen wirken als Heat-Spreader und verteilen lokale Hotspots ueber die gesamte Platine. Bei leistungsstarken Bauteilen wird haeufig ein gezieltes VIPPO-Array unter der Waermequelle platziert, um eine thermische Saeulenmatrix aufzubauen.

Dieses Board-Level-Konzept arbeitet mit Package-Level-Loesungen wie Vapor Chamber und mit Systemkuehlung wie Lueftern oder Fluessigkuehlung zusammen. Werden zudem Heavy copper 3oz+-Versorgungs- und Masseebenen eingesetzt, verbessert sich die Waermeabfuhr weiter, weil dickes Kupfer eine geringere laterale thermische Resistenz besitzt. Als Hersteller von Heavy Copper PCB kann HILPCB das Aetzen und Laminieren solcher Kupferschichten praezise steuern, damit VIPPO sauber mit dem Dickkupfer zusammenspielt.

Wie hilft VIPPO der Power Integrity (PI)?

KI-Chips stellen extrem hohe Anforderungen an das PDN. Durch stark wechselnde Rechenlasten entstehen grosse Stromtransienten mit hohem di/dt, sodass das PDN ueber einen sehr niedrigen Impedanzverlauf verfuegen muss. Via-in-Pad plated over (VIPPO) verbessert die PI auf mehreren Ebenen.

Erstens schafft VIPPO den kuerzesten und direktesten Weg fuer Power und Ground, wodurch die Induktivitaet zwischen Plane und IC-Pin deutlich sinkt. Aus V = L * (di/dt) folgt direkt: niedrigere Induktivitaet bedeutet geringere Versorgungsspannungsstoerungen bei gleichem Stromsprung.

Zweitens erlaubt VIPPO die Platzierung von Entkopplungskondensatoren auf der Rueckseite des BGA-Arrays nahezu Ruecken-an-Ruecken zu den Power- und Ground-Pins. Die Schleifeninduktivitaet sinkt dadurch massiv, was die Wirksamkeit der Entkopplung im Hochfrequenzbereich deutlich verbessert.

Darueber hinaus harmoniert Via-in-Pad plated over (VIPPO) sehr gut mit Copper pillar in modernen Packaging-Architekturen. Copper pillar bietet geringeren Widerstand, hoeheren Stromtragfaehigkeit und besseren thermischen Transport als klassische Loetbump-Strukturen. VIPPO stellt auf der Substratseite die passende hochdichte und niederimpedante Kontaktstruktur bereit und sorgt damit dafuer, dass der gesamte Strompfad von den PCB-Planes bis zu den Transistoren im Die niederimpedant bleibt.

Wie beeinflusst VIPPO komplexe Stackup-Designs?

Via-in-Pad plated over (VIPPO) ist eine Grundtechnologie fuer ultradichte HDI- und komplexe IC Substrate PCB-Aufbauten. Sie erlaubt das Fanout feinster BGA-Pitches, ohne die Lagenzahl unnoetig zu erhoehen. Das ist fuer Kosten- und Dickenkontrolle zentral.

Bei Mixed-Signal-Systemen mit RF- und High-Speed-Digital-Anteilen ist Hybrid stack-up (Rogers+FR-4) eine gaengige Strategie. Niedrig verlustbehaftetes Rogers PCB wird beispielsweise im RF-Bereich eingesetzt, waehrend FR-4 oder ABF-aehnliche Materialien den digitalen Teil kosteneffizient abdecken. VIPPO passt in solche Designs sehr gut hinein, weil es hochdichtes Routing auf der Digitalseite erlaubt und gleichzeitig definierte Uebergaenge zwischen den Materialdomaenen sicherstellt.

Zusammen mit Microvias, ob gestapelt oder versetzt, baut VIPPO die dreidimensionale Interconnect-Struktur moderner Substrate auf. Signale koennen von der Oberflaeche per VIPPO eingebracht und ueber mehrstufige Microvia-Ketten schnell auf tiefere Lagen gefuehrt werden. Diese Flexibilitaet ist mit konventionellen Through-Vias kaum erreichbar.

Was sind die wichtigsten Qualitaetskontrollpunkte in der VIPPO-Fertigung?

Obwohl Via-in-Pad plated over (VIPPO) grosse Performancegewinne liefert, ist der Prozess deutlich komplexer und stellt hohe Anforderungen an die Prozessfuehrung. Jeder Fehler kann spaeter zu Zuverlaessigkeitsproblemen fuehren. HILPCB fokussiert daher auf folgende Schluesselpunkte:

1. Qualitaet der Via-Fuellung: Das ist der kritischste Einzelschritt. Mit vakuumgestuetzter Fuellung muss sichergestellt werden, dass das Epoxid das Via vollstaendig und blasenfrei ausfuellt. Resthohlraeume koennen im Reflow Pad-Lift, Open-Solder-Joints oder Head-in-Pillow verursachen.
2. Oberflaechenplanaritaet: Schleifen und Polieren muessen so gesteuert werden, dass die finale Pad-Oberflaeche hochgradig koplanar bleibt, typischerweise innerhalb von ±0,5 mil. Schlechte Planaritaet beeintraechtigt Lotpastendruck und Loetqualitaet.
3. Haftung der Kupferkappe: Das aufgebrachte Kupfer muss fest mit dem Fuellmaterial und der Viawand verbunden sein. Mangelhafte Haftung kann unter thermischem oder mechanischem Stress zu Delamination und Unterbrechungen fuehren.
4. Massgenauigkeit: Von der Bohrung bis zur Endkontur muessen Bohrungsdurchmesser, Position und Pad-Endgeometrie streng kontrolliert werden.

Im Unterschied dazu konzentriert sich Backdrill quality control hauptsaechlich auf Bohrtiefe und Stub-Entfernung, waehrend sich die VIPPO-Prozesskontrolle ueber Fuellung, Planarisierung und erneute Metallisierung erstreckt. HILPCB setzt dafuer AOI, X-Ray und Mikroschliffanalyse ein, um die Prozessfaehigkeit stabil auf IPC-6012 Class 3 oder hoeherem Niveau zu halten.

Wie arbeitet VIPPO mit Advanced Packaging wie Copper Pillar zusammen?

Advanced Packaging, etwa 2.5D- oder 3D-Konzepte wie CoWoS oder Foveros, ist zentral fuer die Weiterentwicklung moderner Hochleistungsrechner. Chips werden dabei nicht mehr isoliert betrachtet, sondern ueber hochdichte Interposer oder Direct Bonding zu einem hochintegrierten SiP verbunden. Via-in-Pad plated over (VIPPO) bildet die Bruecke zwischen diesen komplexen Gehaeusen und der Hauptplatine.

Gerade die Kombination mit Copper pillar zeigt den Wert von VIPPO besonders deutlich. Gegenueber klassischen Loetbump-Loesungen bietet Copper pillar niedrigeren Widerstand, hoehere Stromtragfaehigkeit und bessere Waermeleitung und ist deshalb fuer leistungsstarke Flip-Chip-Loesungen bevorzugt. Die sehr kleinen Pitches verlangen auf Substratseite extrem praezise, hochdichte Pads.

VIPPO ermoeglicht ebene und hochdichte Pads, die exakt zu Copper pillar-Arrays passen. Diese direkte Saeule-zu-Pad-Verbindung schafft einen durchgaengigen elektrischen und thermischen Pfad vom Chip zum PCB. Besonders wichtig ist das bei HBM, wo tausende feiner Interconnects den Speicher mit dem Prozessor koppeln. Jede Impedanzabweichung oder Laengeninkonsistenz kann hier zu Datenfehlern fuehren. VIPPO sichert die notwendige Gleichfoermigkeit auf Substratebene und unterstuetzt die Ziele anspruchsvoller High-Speed PCB-Designs.

Wie laesst sich der Performancevorteil von VIPPO mit den Fertigungskosten ausbalancieren?

Via-in-Pad plated over (VIPPO) ist eindeutig ein wertsteigernder Prozess und liegt kostenmaessig ueber Standard-Vias. Die Mehrkosten entstehen durch zusaetzliche Materialien wie Fuellharz und weitere Prozessschritte wie Fuellung, Planarisierung und zweite Metallisierung. Wirtschaftlich wird VIPPO daher nur durch einen gezielten Einsatz.

Die praktikabelste Strategie ist eine zonierte Anwendung. Nicht jedes Bauteil auf dem Board braucht VIPPO. Sinnvoll ist die Begrenzung auf besonders feinpitchige BGA-Fanouts, High-Speed-Breakout-Bereiche und leistungsstarke Hotspots mit hohen Thermik- oder Rueckstromanforderungen. In unkritischen Zonen bleiben konventionelle und kostenguenstigere Via-Loesungen meist ausreichend.

Entscheidend ist die Zusammenarbeit mit einem erfahrenen PCB-Hersteller. HILPCB kann frueh im Projekt DFM-Feedback geben und aufzeigen, wo VIPPO den groessten Performancegewinn liefert und wo Alternativen wie Microvias wirtschaftlicher sind. Gerade in Hybrid stack-up (Rogers+FR-4)-Architekturen helfen wir dabei, die Via-Strategie zwischen unterschiedlichen Materialzonen so zu optimieren, dass Performance und Budget in Balance bleiben. Fuer extreme Dichteanforderungen ergaenzt unsere HDI PCB-Faehigkeit den VIPPO-Einsatz zu einem kompletten Fertigungspaket.

Haeufige Fragen

Warum ist VIPPO auf modernen AI-Chip-Boards vom optionalen Feature zur Pflicht geworden?

Weil Ultra-Fine-Pitch-BGAs fuer klassisches Dog-Bone-Fan-out kaum noch Flaeche lassen. VIPPO fuehrt Signale direkt vom Pad senkrecht in die Innenlagen und macht dadurch extreme I/O-Dichte erst praktikabel, waehrend wertvoller Routing-Raum fuer komplexe AI-Beschleunigerplatinen frei wird.

Wie verbessert VIPPO Signalintegritaet, Stromversorgung und Thermik gleichzeitig?

VIPPO entfernt die zusaetzliche Leiterbahn zwischen Pad und klassischem Via und reduziert dadurch parasitaere Induktivitaet und Kapazitaet auf kritischen Signalen. Gleichzeitig koennen Entkopplungskondensatoren direkt unter dem BGA sitzen, was die PDN-Impedanz senkt, und der kupfergefuehrte vertikale Pfad wirkt als thermischer Leiter in Innenlagen und Kuehlkoerper.

Wie sollten Teams die Kosten und Fertigungsrisiken von VIPPO kontrollieren?

Am sichersten ist ein selektiver Einsatz nur dort, wo Dichte, Rueckstromqualitaet oder Waermeabfuhr es wirklich erfordern. Ausserdem sollten Designer mit einem erfahrenen Hersteller hohlraumfreie Fuellung, plane Cap-Plattierung, Aspect-Ratio-Grenzen und DFM-Details abstimmen, damit VIPPO genau dort eingesetzt wird, wo der Nutzen am groessten ist.

Fazit: VIPPO ist ein Schluesselelement fuer die Zukunft der KI-Hardware

Via-in-Pad plated over (VIPPO) hat sich von einer zusaetzlichen Premiumoption zu einer zentralen Enabling-Technologie fuer KI- und HPC-Hardware der naechsten Generation entwickelt. Die Technologie liefert maximale Routing-Dichte, bessere Signalintegritaet, effiziente Thermikpfade und eine stabile Stromversorgung und adressiert damit direkt die Mehrfachherausforderungen moderner KI-Chips. Ohne VIPPO waeren viele aktuelle Beschleuniger- und Substratdesigns praktisch kaum realisierbar.

Um das volle Potenzial von Via-in-Pad plated over (VIPPO) zu nutzen, muessen Designteams und Hersteller eng zusammenarbeiten. Das Verstaendnis fuer Designregeln, Fertigungsgrenzen und Qualitaetskontrollpunkte ist eine Grundvoraussetzung fuer Projekterfolg. Mit einem Partner wie HILPCB, der bei Controlled impedance, Heavy copper 3oz+ und Schnittstellen zu Copper pillar ueber tiefe Prozesserfahrung verfuegt, laesst sich der Weg vom Konzept bis zur zuverlaessigen Serienfertigung deutlich sicherer gestalten.