112G SerDes routing stackup: affrontare le sfide della stabilità dei link ultra-high-speed e dei bassi rendimenti per i PCB ad alta integrità di segnale

Con la crescita esplosiva della domanda di larghezza di banda da parte di data center, intelligenza artificiale e comunicazioni 5G, le velocità di trasmissione dei dati sono entrate nella nuova era dei 112 Gbps/s. In questo contesto, la tecnologia 112G SerDes (Serializer/Deserializer) è diventata il fulcro per la realizzazione delle interconnessioni ad alta velocità di prossima generazione. Tuttavia, velocità così elevate pongono sfide senza precedenti alla progettazione e alla produzione di PCB. Un 112G SerDes routing stackup accuratamente progettato non è più una semplice struttura di laminazione, ma un'ingegneria di sistema che integra scienza dei materiali, teoria dei campi elettromagnetici e processi di produzione di precisione. Determina direttamente l'integrità del segnale, la stabilità del collegamento e il successo o il fallimento finale del prodotto.

Questo articolo fungerà da 112G SerDes routing guide dettagliata. Dal punto di vista di un esperto nella progettazione di connettori e via, analizzeremo a fondo gli elementi chiave per costruire un PCB ad alta integrità di segnale e prestazioni elevate. Esploreremo ogni aspetto, dai budget del canale e dalla selezione dei materiali fino alla fattibilità della produzione, per aiutarti a destreggiarti in questo complesso campo tecnologico. Per i progettisti che si dedicano allo sviluppo di PCB ad alta velocità all'avanguardia, comprendere e padroneggiare un 112G SerDes routing stackup ottimizzato è un percorso indispensabile verso il successo. Highleap PCB Factory (HILPCB), basandosi sulla sua profonda esperienza nel campo dell'alta velocità, si impegna a fornire ai clienti un supporto completo, dal prototipo alla produzione di massa.

Perché il budget del canale 112G SerDes è così rigoroso?

Nella progettazione del 112G SerDes, tutto inizia con il budget del canale (Channel Budget). Il budget del canale definisce la massima perdita di segnale consentita e il margine di rumore per l'intero collegamento fisico dal trasmettitore (Tx) al ricevitore (Rx). Rispetto alle generazioni precedenti (come 28G/56G), il budget per il collegamento 112G è estremamente rigoroso, principalmente perché adotta la segnalazione PAM4 (Pulse Amplitude Modulation a 4 livelli).

Il PAM4 trasmette 2 bit all'interno di ogni periodo di simbolo, dimezzando il baud rate e alleviando così in parte la pressione sulla larghezza di banda. Tuttavia, il costo è una riduzione del rapporto segnale-rumore (SNR) di circa 9,5 dB, che aumenta drasticamente la sua sensibilità al rumore e all'attenuazione del segnale. La frequenza di Nyquist del segnale 112G PAM4 raggiunge i 28 GHz. A questa frequenza, strutture come le tracce del PCB, le via e i connettori introdurranno un'enorme perdita di inserzione (Insertion Loss, IL).

Un tipico canale 112G è costituito da più parti, ognuna delle quali "consumerà" il prezioso budget di perdita:

• Package ASIC: Le tracce e le via del substrato del package BGA sono la prima tappa per la perdita.
• Tracce del PCB: Questa è la fonte principale di perdita, direttamente influenzata dalla perdita dielettrica del materiale, dalla perdita del conduttore (effetto pelle e rugosità della lamina di rame) e dalla lunghezza della traccia.
• Via: Inclusi i fori passanti, le via cieche o le via interrate, questi sono i principali punti di discontinuità dell'impedenza sul percorso del segnale. Generano riflessioni e perdite aggiuntive, specialmente nei grandi PCB backplane.
• Connettori: Anche i connettori ad alta velocità come QSFP-DD e OSFP, insieme alle loro strutture interne e ai punti di connessione (Launch) al PCB, devono essere modellati con precisione.
• Assiemi di cavi (Opzionale): Negli scenari di interconnessione tra rack, anche il cavo stesso e i suoi connettori fanno parte del canale.

La perdita di inserzione totale dell'intero canale deve tipicamente essere controllata entro i 30-35 dB (@28GHz). Una perdita eccessiva in qualsiasi singolo elemento può causare la mancata instaurazione del collegamento o un tasso di errore di bit (BER) che supera lo standard. Pertanto, un'accurata modellazione del canale e l'allocazione del budget costituiscono il primo e più critico passo nella progettazione di un 112G SerDes routing stackup.

Come scegliere i materiali low-loss giusti?

La selezione dei materiali è la base per la costruzione di un low-loss 112G SerDes routing. All'alta frequenza di 28 GHz, le perdite del tradizionale materiale FR-4 sono inaccettabilmente elevate. Devono essere utilizzati laminati sviluppati specificamente per applicazioni ad alta velocità, caratterizzati da perdite basse o bassissime. Gli indicatori fondamentali per valutare le prestazioni dei materiali sono la costante dielettrica (Dk) e il fattore di dissipazione (Df).

• Costante dielettrica (Dk): Il Dk influisce sulla velocità di propagazione e sull'impedenza caratteristica del segnale. Nella progettazione ad alta velocità, si ricerca un valore Dk che rimanga stabile su tutta la banda di frequenza per ridurre la dispersione. Al contempo, un valore Dk più basso aiuta a realizzare tracce più larghe, riducendo così le perdite del conduttore.
• Fattore di dissipazione (Df): Il Df quantifica direttamente la misura in cui i materiali dielettrici assorbono l'energia elettromagnetica e la convertono in calore, costituendo la principale fonte di perdita dielettrica. Per il 112G SerDes, il valore Df a 28 GHz dovrebbe essere inferiore a 0,004, o addirittura raggiungere il livello di 0,002.

Oltre a Dk/Df, altri due fattori sono altrettanto cruciali:

1. Effetto della trama della fibra di vetro (Fiber Weave Effect): La struttura periodica della trama tradizionale della fibra di vetro causa una non uniformità locale del Dk. Quando la lunghezza della traccia è paragonabile al passo dei fasci di fibre, si verificano fluttuazioni di impedenza e deviazioni temporali (skew), degradando il segnale differenziale. Le soluzioni includono:

   • L'utilizzo di stili di vetro appiattiti (es. 1078, 1067).
   • L'utilizzo di vetro steso meccanicamente (Mechanically Spread Glass).
   • La rotazione delle tracce di un piccolo angolo (es. 1-5 gradi) durante lo sbroglio per evitare che siano parallele all'ordito e alla trama della fibra di vetro.

2. Rugosità del rame (Copper Roughness): Ad alte frequenze, "l'effetto pelle", in cui la corrente si concentra sulla superficie del conduttore, diventa estremamente pronunciato. Una lamina di rame ruvida aumenta la lunghezza del percorso della corrente, aumentando così le perdite del conduttore. Pertanto, devono essere selezionate lamine di rame lisce con un profilo molto basso (VLP) o un profilo ultra basso (ULP), il cui Rq (rugosità quadratica media) è solitamente inferiore a 2 micron.

Quali sono le strategie chiave per il controllo dell'impedenza e la gestione della diafonia?

In un 112G SerDes routing stackup, un controllo preciso dell'impedenza e una rigorosa soppressione della diafonia (crosstalk) sono gli altri due pilastri fondamentali che garantiscono la qualità del segnale.

Controllo dell'impedenza: L'impedenza differenziale deve tipicamente essere controllata a 100 ohm o 90 ohm, con una tolleranza che deve raggiungere il ±7% o persino il ±5%. Qualsiasi struttura geometrica che devia dall'impedenza target causerà riflessioni del segnale, aumentando la perdita di inserzione e il jitter. I fattori che influenzano l'impedenza includono:

• Larghezza e spessore della traccia: La precisione dell'incisione durante il processo di produzione influisce direttamente sulla larghezza finale della linea.
• Spessore dello strato dielettrico: Il controllo dello spessore del PP (Prepreg) dopo la laminazione è fondamentale.
• Valore Dk del materiale: La simulazione deve utilizzare il valore Dk fornito dal produttore, che tiene conto del contenuto di resina e del processo di laminazione.

Gestione della diafonia (Crosstalk): La diafonia è il rumore generato dall'accoppiamento del campo elettromagnetico tra linee di segnale adiacenti. In sistemi come il 112G PAM4, dove il rapporto segnale-rumore è già molto basso, la diafonia è il nemico numero uno. Le strategie principali includono:

• Aumentare la spaziatura delle linee: Si raccomanda generalmente di mantenere la spaziatura tra le coppie differenziali a più di 3 volte la larghezza della linea (3W) e i collegamenti critici possono persino richiedere 5W o più.
• Integrità del piano di riferimento: Assicurare la presenza di un piano di massa o di alimentazione di riferimento continuo al di sotto delle tracce ad alta velocità, evitando incroci su divisioni del piano (split crossings).
• Sbroglio ortogonale tra i layer: Le direzioni di sbroglio dei layer di segnale adiacenti dovrebbero essere perpendicolari tra loro per ridurre al minimo l'accoppiamento di lato largo (Broadside Coupling).
• Schermatura con via di massa: Posizionare strategicamente delle via di massa (Stitching Vias) attorno alle coppie differenziali per formare un effetto gabbia di Faraday e isolare il rumore.

Una gestione efficace della diafonia deve iniziare fin dalla fase di pianificazione dello stackup, conducendo previsioni e ottimizzazioni accurate attraverso strumenti di simulazione dei campi elettromagnetici a onda intera 3D (come Ansys HFSS, CST).

Quanto è importante l'ottimizzazione delle transizioni per connettori e via?

In qualità di esperto nella progettazione di connettori e via, posso affermare con certezza che, a una velocità di 112G, la qualità della progettazione delle transizioni di interconnessione determina direttamente il limite superiore delle prestazioni dell'intero canale. Le perdite e le riflessioni introdotte da una via o da un pad del connettore non ottimizzati possono facilmente "divorare" diversi dB del budget del canale.

Ottimizzazione delle via: Una via è una complessa struttura 3D. La sua capacità e induttanza parassite possono causare gravi discontinuità di impedenza al punto di frequenza di 28 GHz. Le strategie di ottimizzazione includono:

• Back-drilling: Questa è una delle tecniche più critiche. Rimuovendo tramite foratura il troncone (stub) della via inutilizzato dal retro del PCB, si elimina la risonanza a 1/4 di lunghezza d'onda causata dallo stub, migliorando significativamente la perdita di inserzione e la riflessione. L'accuratezza del controllo della profondità del back-drilling è un indicatore chiave delle capacità di processo di un produttore.
• Ottimizzazione dell'anti-pad: Aumentare le dimensioni dell'anti-pad (apertura della finestra) sul piano di riferimento attorno alla via può ridurre efficacemente la capacità parassita della via, rendendo la sua impedenza più vicina a quella di una linea di trasmissione.
• Rimozione dei pad non funzionali (NFP): Rimuovere i pad non funzionali sui layer interni che non trasportano connessioni può ridurre la capacità parassita, ottimizzando ulteriormente le prestazioni.
• Utilizzo della tecnologia HDI PCB: L'adozione di microvia e di design con pad più piccoli può ridurre sostanzialmente le dimensioni fisiche e gli effetti parassiti delle via.
• Co-design delle via di massa: Posizionare strettamente 1-2 anelli di via di massa attorno alla via di segnale fornisce un percorso a bassa induttanza per la corrente di ritorno del segnale e sopprime l'accoppiamento del rumore.

Ottimizzazione dei connettori (Launch Tuning): Gli array di pin dei connettori ad alta velocità (come QSFP-DD) sono estremamente densi, rendendo molto complessa la progettazione dei loro pad e delle aree di fan-out. È imperativo eseguire simulazioni 3D per sintonizzare finemente le forme dei pad, le larghezze delle tracce, le aperture delle finestre di massa di riferimento, ecc., per farle corrispondere all'impedenza del connettore e ottenere una transizione di impedenza fluida.

In che modo l'equalizzazione e il jitter influiscono sulle prestazioni del collegamento SerDes?

Anche con un 112G SerDes routing stackup ottimale, la perdita del canale è sempre presente. I moderni chip SerDes dispongono di potenti circuiti di equalizzazione del segnale integrati (Equalization) per compensare queste perdite. La tecnologia di equalizzazione è suddivisa principalmente in tre parti:

• Equalizzazione feed-forward del trasmettitore (Tx FFE): Esegue la pre-enfasi prima della trasmissione del segnale, potenziando le componenti ad alta frequenza per contrastare l'effetto di filtraggio passa-basso del canale.
• Equalizzazione lineare a tempo continuo del ricevitore (Rx CTLE): Agendo come un amplificatore programmabile, amplifica selettivamente i segnali ad alta frequenza per appiattire la risposta in frequenza del canale.
• Equalizzazione a retroazione di decisione del ricevitore (Rx DFE): Un equalizzatore non lineare utilizzato per eliminare l'interferenza inter-simbolo (ISI) causata dai simboli precedenti sul simbolo corrente.

L'obiettivo della progettazione del PCB è fornire un canale "fluido e prevedibile" per questi equalizzatori. Una risposta del canale piena di risonanze e cambiamenti bruschi renderà difficile la convergenza degli equalizzatori, o addirittura ne causerà il guasto.

Il jitter è una deviazione nel dominio del tempo di un segnale ed è un altro grande nemico dei collegamenti ad alta velocità. Le fonti di jitter sul PCB includono:

• L'effetto della trama della fibra di vetro dei materiali.
• Le riflessioni causate da punti di discontinuità dell'impedenza.
• Rumore dell'alimentazione (Power Supply Noise): Il rumore proveniente dalla rete di distribuzione dell'alimentazione (PDN) si accoppia nel segnale attraverso i pin di alimentazione del SerDes, generando jitter. Ciò evidenzia l'importanza della co-progettazione dell'integrità del segnale (SI) e dell'integrità dell'alimentazione (PI).

Una progettazione affidabile dello stackup può ridurre al minimo il jitter e l'ISI a livello fisico, riducendo così la dipendenza dai circuiti di equalizzazione SerDes, il che è fondamentale per migliorare l'affidabilità complessiva del routing, ovvero la 112G SerDes routing reliability.

In che modo il DFM bilancia prestazioni e costi?

Un 112G SerDes routing stackup teoricamente perfetto è privo di significato se non può essere prodotto in modo economico e affidabile. La fattibilità produttiva (DFM) deve essere pienamente considerata durante la fase di progettazione. Il team di ingegneri di HILPCB sottolinea costantemente un intervento tempestivo nel processo di progettazione per aiutare i clienti a evitare potenziali insidie di produzione.

Le considerazioni chiave sul DFM includono:

• Controllo della larghezza/spaziatura delle linee: I progetti a 112G spesso richiedono larghezze e spaziature delle linee di 3/3 mil (circa 75/75 µm) o anche più sottili, imponendo requisiti estremamente elevati per i processi di incisione e litografia.
• Precisione di foratura: I PCB con un numero elevato di layer e ampi rapporti di aspetto (aspect ratio) hanno requisiti eccezionalmente elevati per l'accuratezza dell'allineamento della foratura meccanica e laser.
• Controllo della profondità di backdrill: La tolleranza per la profondità di back-drilling influisce direttamente sulla lunghezza dello stub, rendendo necessarie avanzate apparecchiature di controllo dell'asse Z.
• Simmetria dello stackup: Per evitare incurvamenti e deformazioni della scheda durante il processo di laminazione, il design dello stackup deve essere mantenuto il più simmetrico possibile.
• Finitura superficiale: Per applicazioni a 28 GHz, l'ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold) è generalmente superiore al tradizionale ENIG (Electroless Nickel Immersion Gold) grazie alla sua eccellente planarità, resistenza alla corrosione e prestazioni favorevoli per quanto riguarda l'effetto pelle.

Nelle fasi iniziali di un progetto, specialmente durante la fase di prototipazione che richiede un 112G SerDes routing quick turn, collaborare strettamente con fornitori dotati di capacità di produzione avanzate per condurre revisioni DFM può evitare efficacemente costose modifiche di progettazione in fase avanzata e accelerare il time-to-market.

Come si garantisce l'affidabilità a lungo termine per il routing 112G SerDes?

La 112G SerDes routing reliability non riguarda solo il soddisfacimento degli obiettivi di prestazione elettrica; comporta anche il funzionamento stabile del prodotto durante tutto il suo ciclo di vita. Di seguito sono riportate alcune considerazioni chiave sull'affidabilità:

• Gestione termica: I chip 112G SerDes e i moduli ottici consumano un'enorme quantità di energia e il design dello stackup del PCB deve tenere conto di percorsi di dissipazione del calore efficaci. Aggiungendo piani di massa termici, utilizzando materiali con una migliore conduttività termica e posizionando strategicamente le via termiche, la temperatura dei componenti critici può essere controllata in modo efficace, prevenendo il degrado delle prestazioni o i danni permanenti causati dal surriscaldamento.
• Integrità dell'alimentazione (PI): Una rete di distribuzione dell'alimentazione (PDN) stabile e a bassa impedenza è il fondamento per garantire la 112G SerDes routing reliability. Disposizioni ragionevoli dei condensatori di disaccoppiamento, ampi piani di alimentazione e design di via a bassa induttanza possono sopprimere efficacemente il rumore dell'alimentazione, fornendo energia "pulita" per il SerDes.
• Resistenza al CAF: Nei PCB ad alta densità e ad alto gradiente di tensione, il Conductive Anodic Filament (CAF) è una potenziale modalità di guasto. La selezione di materiali con un'elevata resistenza al CAF e l'adozione di processi di foratura e placcatura ottimizzati sono vitali per l'affidabilità a lungo termine.
• Test di coerenza: Per i prodotti fabbricati in serie, deve essere stabilito un rigoroso processo di test, come il controllo a campione dell'impedenza caratteristica utilizzando un riflettometro nel dominio del tempo (TDR) e la misurazione dei parametri S utilizzando un analizzatore di reti vettoriale (VNA), per garantire la coerenza di ciascun lotto di prodotto.

In che modo HILPCB supporta piccoli volumi e prototipi rapidi?

Comprendiamo profondamente che nel processo di sviluppo di tecnologie all'avanguardia come il 112G SerDes, iterazioni rapide e validazione dei prototipi sono le chiavi del successo. Nelle loro fasi iniziali, molti progetti presentano richieste per 112G SerDes routing low volume. A tal fine, HILPCB ha costruito un sistema di produzione flessibile per soddisfare tutte le esigenze dei clienti, che vanno da pochi pezzi di prototipo fino alla produzione di massa su larga scala.

Per i progetti che richiedono un 112G SerDes routing quick turn, forniamo:

• Supporto DFM di livello esperto: Il nostro team di ingegneri offre raccomandazioni gratuite per la progettazione dello stackup e analisi DFM prima che venga effettuato l'ordine, garantendo che il design raggiunga l'equilibrio ottimale tra prestazioni e producibilità.
• Ampio inventario di materiali: Manteniamo uno stock regolare di vari materiali low-loss 112G SerDes routing tradizionali, come Isola, Rogers e la serie Panasonic Megtron, consentendo una produzione immediata senza lunghi cicli di approvvigionamento.
• Linea dedicata ai prototipi: Gestiamo una linea di produzione specializzata nella prototipazione rapida, in grado di fornire PCB ad alta velocità e di alta qualità nel minor tempo possibile.
• Servizio One-Stop: Oltre alla produzione di PCB, offriamo anche servizi completi che vanno dall'approvvigionamento dei componenti all'assemblaggio PCBA. Il nostro servizio di assemblaggio chiavi in mano (turnkey assembly) può gestire l'intera catena di approvvigionamento per te, consentendoti di concentrarti sul tuo lavoro principale di R&S.

Che si tratti di schede di validazione per 112G SerDes routing low volume o di impegnativi ordini di produzione di massa, HILPCB possiede la capacità e l'esperienza per essere il tuo partner di fiducia.

Domande frequenti

Perche un stackup 112G SerDes e piu difficile rispetto ai vecchi design 28G o 56G?

La differenza principale e che i link 112G usano PAM4 e lavorano con un margine segnale-rumore molto piu ridotto. Perdite dovute a tracce PCB, vias, connettori, rugosita del rame e jitter consumano rapidamente il channel budget, quindi lo stackup deve essere progettato come un sistema SI completo e non come una semplice struttura di laminazione.

Quali scelte di materiali e interconnessioni contano di piu per il routing 112G low-loss?

Laminati Low-Loss o Ultra-Low-Loss con Dk stabile e Df molto basso sono il punto di partenza, ma non bastano da soli. Rame liscio, controllo dell'effetto glass weave, impedenza rigorosa, vias backdrill, anti-pad ottimizzati e connector launch ben regolati devono lavorare insieme per contenere insertion loss e riflessioni.

In che modo la producibilita influenza affidabilita 112G e prototipi quick-turn?

A 112G la producibilita influenza direttamente la prestazione elettrica. Controllo fine di line/space, stabilita di laminazione, precisione del backdrill, simmetria dello stackup, PDN pulito e review DFM anticipate determinano se un prototipo puo essere costruito rapidamente senza perdere coerenza di impedenza o affidabilita nel lungo periodo.

Conclusione

Costruire con successo un 112G SerDes routing stackup robusto e affidabile è una complessa attività di ingegneria di sistema che richiede ai progettisti di trovare un delicato equilibrio tra integrità del segnale, integrità dell'alimentazione, gestione termica e processi di produzione. Dalla rigorosa analisi del budget del canale e dai materiali a bassa perdita accuratamente selezionati fino all'ottimizzazione a livello di micron delle via e delle zone di transizione dei connettori, ogni dettaglio è di fondamentale importanza.

Man mano che la tecnologia evolve verso i 224G e velocità ancora più elevate, questi principi e sfide di progettazione diventeranno ancora più pronunciati. Scegliere un partner come HILPCB, che comprende i principi di progettazione e possiede al contempo capacità di produzione di alto livello, sarà la chiave per distinguerti nella feroce concorrenza del mercato. Non siamo solo il tuo produttore, ma anche un compagno nella tua innovazione tecnologica, dedicato a trasformare i tuoi progetti più complessi in prodotti fisici dalle prestazioni eccezionali. Se stai lanciando il tuo prossimo progetto ad alta velocità e cerchi una soluzione di 112G SerDes routing stackup affidabile, contatta oggi stesso i nostri esperti tecnici.