Проектирование PCB материнской платы AI-сервера — это управление взаимосвязанными требованиями к вычислительным модулям, памяти, fabric, хранению данных, управлению, питанию, охлаждению и механике. Результатом должен быть не просто комплект Gerber, а согласованная конфигурация, в которой каждое требование имеет источник, владельца и способ проверки.
Скорость интерфейса или мощность ускорителя сами по себе не определяют stack-up, материал, via или медь. Эти решения зависят от выбранной архитектуры, моделей компонентов, длины и топологии каналов, токовых путей, корпуса, охлаждения и производственного окна.
Для разработчика главный результат — управляемый design baseline. Для validation и NPI — связь требования с моделью, измерением и release gate. Для procurement — понятный объём: design support, изготовление PCB, сборка PCBA, sourcing, программирование, оснастка, тестирование и документы.
Что должно получиться на выходе
- Определите тип и границу платы: server motherboard, accelerator baseboard, switch board, backplane и power board решают разные задачи.
- Для каждого требования зафиксируйте источник, ревизию, применимость, владельца, метод проверки и критерий приёмки.
- Оформите интерфейсы как контракты: endpoints, protocol/version, topology, models, states, clocks, resets, errors и owner.
- Проверьте не только отдельные блоки, но и зависимости power-up, reset release, clock availability, firmware configuration и fault recovery.
- Заморозьте floorplan до детальной трассировки: mechanical datum, connector fields, BGA escape, power stages, airflow/cold-plate keep-outs и service access.
- Храните один источник истины для net classes, stack-up, models, impedance/loss rules, power constraints и test limits.
- На каждом design review закрывайте решения доказательствами и фиксируйте открытые риски; презентация без exit criteria не является gate.
- Перед RFQ разделите ответственность за design, PCB, PCBA, firmware, test development и final server acceptance.
Карта руководства
- Определить границу материнской платы
- Построить иерархию требований
- Описать интерфейсные контракты
- Связать питание, тактирование и reset
- Заморозить floorplan
- Управлять ограничениями SI и layout
- Закрыть PI и power delivery
- Согласовать тепловую и механическую части
- Управлять BOM, firmware и security
- Проводить design review по gate
- Связать требования с доказательствами
- Собрать release baseline
- Оценивать влияние изменений
- Передать проект поставщику
- Сравнить объём и стоимость
- Подготовить RFQ
- Уточнить объём HILPCB
- FAQ
Где проходит граница PCB материнской платы AI-сервера?
Граница проходит по утверждённой системной архитектуре, а не по названию продукта. Сначала назначьте функции каждой плате и внешнему модулю.
| Область | Что может находиться на motherboard | Что часто остаётся вне неё | Решение владельца |
|---|---|---|---|
| Compute | CPU/SoC, sockets, local support | accelerator module/baseboard | compute partition |
| Memory | DIMM или soldered memory interfaces | pooled/remote memory | topology и capacity plan |
| Accelerator/fabric | root ports, switches, retimers | GPU fabric board/cable | reach и protocol boundary |
| Storage/network | controllers, connectors, clocks | separate NIC/storage backplane | bandwidth и service model |
| Management/security | BMC, service interfaces, roots of trust | separate management module | trust/provisioning owner |
| Power | input connector, hot-swap, VRM/control | busbar/PDB/rack power | voltage domains и current path |
| Cooling/mechanics | sensors, fan/pump controls, mounting | cold plate, manifold, chassis | datum, loads и leak boundary |
Нарисуйте system block diagram с power, data, management и safety boundaries. Не переносите требования backplane или accelerator board на motherboard без подтверждённого пути.
Как построить иерархию требований без конфликтов?
Каждое требование должно ссылаться на утверждённый источник и иметь правило разрешения конфликтов. В requirements register укажите:
- unique requirement ID и формулировку, которую можно проверить;
- source document, revision, owner и date;
- board/function/interface applicability;
- derived assumption и ответственного за её подтверждение;
- verification method: analysis, inspection, test или demonstration;
- acceptance criterion и release gate;
- status, deviation, risk и trace to evidence.
| Уровень | Пример содержания | Кто утверждает |
|---|---|---|
| Product/system | workload, topology, availability, serviceability | product/system owner |
| Interface | protocol/version, electrical/mechanical model, states | interface owner |
| Board | rails, clocks, connectors, constraints, environment | hardware lead |
| PCB/PCBA | construction, assembly, testability, workmanship | PCB/PCBA owners |
| Production/test | sampling, limits, records, disposition | quality/test owner |
Если specification, silicon guide, connector model и внутреннее правило расходятся, не выбирайте удобный вариант молча. Зарегистрируйте конфликт, владельца решения и effectivity.
Что входит в контракт каждого интерфейса?
Интерфейсный контракт связывает schematic, layout, firmware, validation и поставку. Для каждой связи зафиксируйте:
| Поле | Содержание |
|---|---|
| Endpoints | device/package/connector и точные ревизии |
| Function/version | назначение, protocol/version и optional features |
| Topology | point-to-point, switch, fan-out, connector/cable count |
| Electrical | models, levels, impedance/loss/skew allocation, reference |
| Timing | clock source, reset, training, latency и sequencing |
| States | off, standby, boot, active, service и fault behavior |
| Management | configuration, telemetry, error reporting и recovery |
| Mechanical | pinout, mating, datum, keep-out, insertion/service loads |
| Verification | analysis/test, setup, limits, owner и report |
Название PCIe, CXL, Ethernet, DDR или proprietary fabric не заменяет этот контракт. Версия, silicon implementation и system topology определяют применимые документы и модели.
Как связать power states, clocks и reset?
Плата может быть электрически исправна и не запускаться из-за неверной зависимости состояний. Создайте state/dependency matrix.
| Событие/состояние | Предусловия | Наблюдаемый результат | Fault reaction |
|---|---|---|---|
| Input power valid | connector, protection, enable | standby rails и status | latch/retry/report по требованиям |
| Main rails enable | management command и prerequisites | rail sequence в limits | controlled shutdown или inhibit |
| Clock available | source power/configuration | frequency/status valid | hold reset или select fallback |
| Reset release | rails, clocks, straps, firmware | device starts/trains | timeout, retry, error log |
| Link training | models, termination, firmware | negotiated state | degrade/isolate/service action |
| Warm reset | retained rails/state defined | deterministic recovery | escalation if dependency fails |
| Service/off | data flush and power order | safe removable state | prevent unsafe transition |
Сопоставьте сигналы schematic, CPLD/BMC/firmware logic, test points и telemetry fields. Для каждого timeout и retry определите первый отказ, который должен сохраняться в журнале.
Что заморозить во floorplan до трассировки?
Floorplan должен закрыть геометрию критических интерфейсов и физические ограничения корпуса. Минимальный пакет включает:
- board outline, thickness envelope, datum, mounting holes и keep-outs;
- sockets/BGA, DIMM, high-speed connectors и service connectors;
- package escape direction и layer demand;
- connector mating/insertion direction и tool access;
- VRM, hot-swap, power connectors/busbar interfaces и current loops;
- clocks, retimers/switches и length-critical endpoints;
- airflow, heatsink/cold-plate footprint, pressure/load и leak-sensor boundary;
- test points, programming/debug headers и fixture access;
- mechanical tolerances, warpage/coplanarity ownership и 3D model revision.
Проверьте конфликт между SI reach, PI loop, thermal path, assembly process и serviceability. Перемещение разъёма после routing freeze — системное изменение, а не косметическая правка.
Как не потерять требования SI между моделью и layout?
Ограничения должны иметь происхождение, ревизию и автоматическую либо проверяемую реализацию в CAD. Не копируйте правила из старого проекта.
| Constraint set | Исходные данные | Что выпускается |
|---|---|---|
| Channel class | topology, models, allocation | max reach/transitions, layer/material limits |
| Impedance | stack-up и field solver | width/space/reference rules |
| Pair timing/skew | interface budget | match groups и tuning boundaries |
| Crosstalk | coupling analysis | spacing/parallelism constraints |
| Via/launch | 3D model и fabrication window | pad/antipad/return-via/backdrill data |
| Reference return | plane topology | no-cross regions и stitching strategy |
| Validation | compliance/owner plan | coupon/product test points и limits |
Review должен показывать не только DRC pass, но и соответствие net-to-interface mapping, актуальность models, исключения и waiver approvals. Калькулятор импеданса полезен для предварительной оценки, но не заменяет утверждённый stack-up и solver model.
Какие данные нужны для проектирования power delivery?
Power design начинается с rail contract и transient profile, а не с универсального веса меди. Для каждого domain укажите:
- source, nominal/range, load states и peak/transient waveform;
- startup/shutdown, ramp, sequencing и discharge;
- allowable static drop, ripple/noise и target impedance method;
- connector, fuse/protection, hot-swap и current-return path;
- VRM/control/telemetry ownership и firmware dependencies;
- copper/plane/via geometry linked to temperature-rise analysis;
- test points, measurement bandwidth, probe/reference и acceptance;
- fault cases, current limit, thermal protection и recovery.
Bulk power может идти через PCB, busbar, cable или отдельную PDB. Сначала заморозьте полный путь, затем выбирайте multilayer PCB, локальную толщину меди, via arrays и assembly interfaces. PI simulation не подтверждает connector heating или final cooling без соответствующего test evidence.
Как связать thermal, mechanics и PCB design?
PCB является частью механической и тепловой системы, но не заменяет её. Согласуйте:
| Вход | Влияние на PCB | Доказательство |
|---|---|---|
| Heat-source map | copper spreading, vias, component placement | thermal model correlation |
| Air/liquid cooling | keep-outs, sensors, mounting/load | chassis/cold-plate test |
| Board size/support | stiffness, bow/twist, connector alignment | mechanical analysis/inspection |
| Socket/heatsink load | local strain и BGA risk | fixture/load qualification |
| Connector insertion | hole field, support и repair access | assembly trial/dimensional check |
| Environment/service | contamination, condensation, handling | project environmental plan |
Не назначайте conformal coating, high-Tg material, thermal vias или heavy copper по названию сервера. Требование должно исходить из environment, assembly, reliability и repair strategy.
Как управлять BOM, firmware, provisioning и security?
Материнская плата выпускается как согласованная hardware/firmware/configuration baseline. Одного BOM недостаточно.
- exact manufacturer part, lifecycle, alternates и supplied-by status;
- silicon stepping, package и errata assumptions;
- clocks, retimers, regulators, controllers и programmable devices;
- firmware/CPLD/BMC images, configuration files и revision compatibility;
- straps, resistors/options, SKU population и depopulation rules;
- serialization, MAC/identity/key ownership и secure provisioning boundary;
- programming order, verification, lock state и record fields;
- NCNR, allocation, EOL/PCN и requalification triggers.
Разделите данные, которые поставщик может получать, хранить и программировать. Security owner определяет key generation, transport, access, audit и destruction; PCBA supplier выполняет только согласованный процесс.
Какие design review действительно являются gate?
Gate имеет входы, решения, выходные критерии и подписантов. Полезная последовательность:
| Gate | Основной вопрос | Выход |
|---|---|---|
| Architecture/PDR | границы, interfaces, risks и feasibility определены? | approved partition и open-risk owners |
| Schematic/CDR | power, clocks, resets, pinout и protection согласованы? | released schematic/BOM assumptions |
| Floorplan | critical placement и mechanics заморожены? | approved placement/3D baseline |
| Constraint review | models и CAD rules полны и трассируемы? | signed constraint set |
| Routing review | channels, returns, power и exceptions закрыты? | analysis results и waiver log |
| DFM/DFA/DFT | проект изготовим, собираем и проверяем? | supplier review disposition |
| Release review | package complete и revisions согласованы? | release manifest/signatures |
Каждый action item содержит owner, due date, affected requirement и closure evidence. “Принято с замечаниями” не должно превращаться в скрытое design freeze.
Как связать требования с анализом и тестом?
Verification matrix должна показывать, что именно доказано и что остаётся на уровне системы.
| Requirement class | Возможное evidence | Граница доказательства |
|---|---|---|
| Connectivity | ERC/netlist/electrical test | не доказывает функциональную последовательность |
| SI | 2D/3D models, TDR/VNA, channel test | PCB evidence не равно protocol compliance |
| PI | DC drop/PDN analysis, rail transient test | не закрывает cooling и connector lifetime |
| Thermal/mechanical | simulation, strain/temperature/flatness data | требует final chassis/cooling context |
| Assembly | AOI/X-ray/inspection/FCT | не подтверждает workload behavior |
| Management/security | programming/configuration/log tests | final trust policy остаётся у product owner |
| Reliability | selected coupons/board/system tests | scope, sample и conditions должны быть явными |
Для каждого report храните hardware, firmware, model, fixture, software и limit revisions. Результат без конфигурации нельзя воспроизвести или сравнить после изменения.
Что входит в release baseline проекта?
Release — это подписанный manifest взаимно совместимых файлов. Включите:
- schematic, PCB database, libraries и CAD tool/version;
- approved stack-up, impedance/loss table и fabrication notes;
- Gerber/ODB++/IPC-2581, drill, netlist и fab drawing;
- BOM/AVL, alternates, lifecycle и supplied-by fields;
- pick-and-place, assembly drawing, stencil и special-process notes;
- 3D/mechanical models, datum, tolerance и cooling interfaces;
- SI/PI/thermal models, assumptions, reports и waiver log;
- firmware/configuration/programming package и compatibility matrix;
- test specification, limits, fixture/software revisions и records;
- requirement, risk, deviation, change и approval logs.
Сделайте hash или controlled revision manifest частью передачи. Supplier deviation должен ссылаться на конкретную строку baseline, а не на устную договорённость.
Какие изменения требуют повторного review?
| Изменение | Типичное влияние | Минимальное решение |
|---|---|---|
| Silicon/package/stepping | pinout, power, models, firmware | interface и full impact review |
| Connector/cable | loss, launch, mechanics, service | SI/mechanical re-evaluation |
| Material/foil/stack-up | impedance, loss, warpage, process | model/coupon/reliability scope review |
| Regulator/clock/retimer | PI, timing, thermal, firmware | schematic, model и validation delta |
| BOM alternate | electrical/thermal/lifecycle behavior | AVL impact and qualification |
| PCB fab/assembly site | process window, yield, evidence | transfer/FAI and correlation plan |
| Firmware/configuration | sequencing, link, telemetry, security | compatibility and regression test |
| Test method/limit | apparent yield and escape risk | correlation and approval |
Change request должен содержать reason, affected requirements, old/new baseline, analysis, sample/test plan, approvers и effectivity. Footprint compatibility не доказывает functional equivalence.
Что передать PCB и PCBA поставщику?
Поставщику нужен пакет, достаточный для DFM, quotation и проверки согласованного объёма. Передайте:
- release manifest и data package;
- stack-up/material/construction baseline;
- CTQ и interface-derived fabrication/assembly limits;
- controlled impedance/loss/backdrill/coupon requirements;
- BOM/AVL, sourcing, MSL, storage и alternates;
- programming/configuration/security boundary;
- DFM/DFA/DFT questions and required response format;
- inspection/test matrix, fixtures, raw records и retention;
- FAI, traceability, deviations, PCN/EOL/site-transfer rules;
- prototype/pilot/volume quantities, forecast и dates.
Не просите поставщика “проверить весь дизайн” без scope. Укажите, кто утверждает schematic, SI/PI/thermal, manufacturability, test limits и final product acceptance.
Как сравнить design support, PCB и PCBA предложения?
| Scope | Что должно быть включено | Что часто остаётся у заказчика |
|---|---|---|
| Design review support | named checks, reports, meetings, revisions | design authority и final approval |
| PCB fabrication | construction, coupons, test, reports | system/channel acceptance |
| Consigned PCBA | assembly/inspection customer-supplied parts | sourcing liability и BOM ownership |
| Partial turnkey | agreed sourcing plus assembly/test | excluded/high-risk parts |
| Full turnkey | sourcing, PCB, assembly, programming/test per quote | product requirements и certification |
Сравнивайте engineering NRE, number of review cycles, model/report deliverables, material/tooling, fixtures, programming, raw data, FAI, quantities, lead-time assumptions, warranty scope и exclusions. Низкая unit price не компенсирует отсутствующий test development или неясную design authority.
Какие данные нужны в RFQ на проектирование или производство?
Product и design scope
- board role, system block diagram и responsibility matrix;
- requirements baseline, interface list и critical risks;
- current schematic/layout maturity и requested review/design tasks;
- models, constraints, mechanical/cooling inputs и software dependencies;
- ownership of CAD database, libraries, reports и design decisions.
PCB, PCBA и evidence
- fabrication/assembly data and revisions;
- material/stack-up, BOM/AVL, firmware/programming and test scope;
- DFM/DFA/DFT, coupons, inspections, functional tests and raw records;
- fixture/model/data ownership and maintenance;
- FAI, traceability, retention, deviation and change control.
Commercial и schedule
- prototype, EVT/DVT/pilot/volume quantities and forecast;
- review/build iterations, milestones, dependencies and target dates;
- NRE, tooling, material liability, MOQ, NCNR, freight and exclusions;
- quotation validity, payment, warranty and rework/disposition boundaries.
Что HILPCB может подтвердить после проверки пакета?
HILPCB может проверить предоставленные manufacturing data, BOM, assembly/test requirements и указать в предложении доступный объём. Для high-speed PCB, backplane PCB, HDI PCB, SMT assembly или turnkey assembly quote должен назвать construction, sourcing, process, evidence, quantities, assumptions и exclusions.
HILPCB не становится design authority без отдельного согласованного scope и не определяет system requirements, protocol compliance, cooling performance, security policy или final server acceptance. Engineering review выявляет вопросы в назначенной области; product owner утверждает требования и изменения.
Проверьте производственные файлы через Gerber Viewer, BOM — через BOM Viewer, затем приложите baseline к запросу на расчёт.
Практические вопросы по проектированию motherboard PCB
Сколько слоёв нужно материнской плате AI-сервера?
Универсального числа нет. Layer demand формируют BGA escape, количество интерфейсов, reference planes, power domains, isolation, board size и производственное окно. Сначала закройте floorplan и constraints, затем согласуйте stack-up с фабрикой.
Всегда ли такая плата требует ultra-low-loss материала?
Нет. Материал выбирают по channel allocation, длине, transitions, frequency band и margin. Короткие или retimed paths могут иметь другой баланс. Название protocol или server class не является material specification.
Должен ли PCB-поставщик отвечать за весь дизайн материнской платы?
Только если это явно включено в договор с определёнными входами, deliverables и design authority. Обычно поставщик отвечает за согласованный DFM/fabrication/assembly/test scope, а product owner сохраняет system requirements и final approval.
Чем interface contract отличается от списка сигналов?
Список сигналов даёт names и pins. Контракт дополнительно фиксирует endpoints, version, topology, models, power states, clocks, resets, errors, management, verification и owners. Он связывает hardware, firmware и validation.
Когда можно считать schematic замороженной?
Когда закрыты pin/power/clock/reset dependencies, BOM assumptions, interface contracts, ERC и review actions, а оставшиеся deviations имеют владельцев и одобрение. “Можно начинать layout” не означает полный design freeze.
Что важнее: DRC pass или SI simulation?
Они доказывают разное. DRC проверяет реализованные CAD rules, а SI analysis оценивает channel behavior в заданной модели. Нужно также подтвердить, что rules соответствуют актуальным interface requirements и models.
Может ли TDR подтвердить соответствие PCIe или CXL?
Нет. TDR помогает проверить impedance profile и discontinuities. Полное соответствие зависит от silicon, topology, firmware, channel models, measurement setup и applicable compliance process. PCB test является только частью evidence.
Какие power данные нужны до размещения VRM?
Rail range, load states, transient waveform, sequencing, allowable drop/noise, connector/current path, telemetry, cooling boundary и fault response. Без этих данных невозможно обоснованно выбрать placement, copper или decoupling.
Зачем включать firmware revision в PCB release manifest?
Firmware может управлять regulators, clocks, resets, retimers, links, telemetry и provisioning. Несовместимая версия меняет поведение той же hardware revision, поэтому конфигурация должна быть воспроизводимой.
Когда замена компонента требует повторной валидации?
Когда меняются electrical, timing, thermal, mechanical, firmware, lifecycle или safety/security assumptions. Same footprint недостаточен; change matrix определяет анализ, образцы, тесты и approvers.
Какие данные нужны для first article?
Exact hardware/BOM/material/site revisions, fabrication and assembly records, inspection/test raw data, programming configuration, deviations, first-fail/retest history и signed disposition. Состав зависит от project quality plan.
Можно ли заказать только PCB, а функциональный тест оставить у себя?
Да. В RFQ разделите bare-board coupons/electrical test и customer-owned PCBA/system validation. Укажите, какие test structures и records должна предоставить фабрика, чтобы ваша лаборатория могла выполнить корреляцию.
Как сделать предложения поставщиков сравнимыми?
Дайте один baseline и попросите построчно подтвердить design review, PCB, sourcing, assembly, programming, fixtures, test, reports, FAI, traceability, changes, quantities, NRE, lead time и exclusions. Сравнивайте одинаковый объём, а не только unit price.
Итог: выпускать управляемую конфигурацию, а не набор файлов
Проектирование PCB материнской платы AI-сервера становится управляемым, когда требования, интерфейсы, states, models, CAD constraints и verification evidence связаны общей ревизией. Design review тогда принимает решения, а не просто обнаруживает список замечаний.
Для NPI и procurement тот же baseline определяет, что именно строит и проверяет поставщик, какие данные возвращает и какие изменения требуют нового одобрения. Это сокращает не техническую сложность сервера, а неопределённость между командами — главный источник поздних переделок и несопоставимых предложений.