Для ИИ-ускорителей, чиплетов, систем HBM и плотных конструкций PCB подложек ИС ключевое решение заключается не в том, использовать ли Boundary-Scan/JTAG, а в том, какое место он занимает в общей стратегии валидации. Инженеры должны определить, будет ли JTAG применяться только для производственного тестирования или как путь диагностики на протяжении всего жизненного цикла, охватывающий валидацию проекта, производство, ввод в эксплуатацию и сервисное обслуживание. Доказательства, необходимые до выбора поставщика, включают архитектуру скан-цепи, доступность BSDL, результаты DFT-ревью, данные материалов высокоскоростных PCB, отчёты по сечениям и подтверждение процессов сборки.
По мере роста плотности упаковки физическое зондирование становится всё менее практичным. Плотные массивы BGA, скрытые переходные отверстия и продвинутые структуры упаковки затрудняют традиционный тестовый доступ. Boundary-Scan/JTAG обеспечивает цифровой доступ к межсоединениям через архитектуру IEEE 1149.1, помогая командам проверять соединения, недоступные для обычных щупов.
Для закупок ИИ-аппаратного обеспечения решение о производственном партнёре должно основываться на измеримых тестовых возможностях — а не только на производственных мощностях.
Что проверяет Boundary-Scan/JTAG в конструкциях межсоединений ИИ-чипов?
Boundary-Scan/JTAG вставляет граничные ячейки между выводами ИС и внутренней логикой. Эти ячейки объединяются в скан-цепь, управляемую через тестовый порт доступа (TAP).
Интерфейс TAP включает:
- TCK (тестовый тактовый сигнал): синхронизирует операции сканирования.
- TMS (выбор тестового режима): управляет переходами состояний TAP.
- TDI (вход тестовых данных): передаёт последовательные тестовые данные в цепь.
- TDO (выход тестовых данных): передаёт последовательные тестовые данные наружу.
- TRST (тестовый сброс): опциональный асинхронный сброс TAP.
Важные инструкции JTAG включают:
- EXTEST: проверяет внешние соединения PCB, включая паяные соединения, дорожки, переходные отверстия и связи между компонентами.
- SAMPLE/PRELOAD: захватывает или загружает граничные состояния.
- IDCODE: подтверждает идентичность компонента и корректность сборки.
- BYPASS: исключает компоненты из активных операций сканирования.
- INTEST: поддерживает тестирование внутренней логики.
Для высокоплотных ИИ-плат JTAG действует как виртуальный щуп. Он не заменяет анализ целостности сигнала или целостности питания, но подтверждает, что физическая основа соединений верна, прежде чем инженеры потратят время на анализ отказов SI/PI.
Когда командам ИИ-аппаратного обеспечения следует выбирать JTAG вместо ICT или тестирования на летучих щупах?
Традиционные ICT и тестирование на летучих щупах зависят от физического доступа. Современное ИИ-аппаратное обеспечение часто ограничивает этот доступ через:
- Крупные корпуса BGA.
- Тонкошаговый трассировочный вывод из корпуса.
- HDI-структуры.
- Скрытые межсоединения.
- Многокристальную упаковку.
Конструкция, использующая технологию HDI PCB, может потребовать Boundary-Scan/JTAG, поскольку добавление физических тестовых точек может занимать пространство трассировки, необходимое для управления импедансом и распределения питания.
| Метод тестирования | Требование к физическому доступу | Пригодность для BGA/высокой плотности | Лучшее доказательство для оценки поставщика |
|---|---|---|---|
| Boundary-Scan/JTAG | Только доступ TAP | Высокая для скрытых соединений | Отчёт о покрытии BSDL, валидация скан-цепи, диагностика дефектов |
| ICT | Множество тестовых точек и доступ через оснастку | Сниженная для плотных корпусов | Конструкция оснастки, отчёт о покрытии тестов |
| Летучий щуп | Доступные для щупов площадки, переходные отверстия или открытые цепи | Ограничен плотностью доступа | Стратегия щупов, анализ покрытия цепей |
Правильное решение обычно — не выбор между JTAG и ICT. Высоконадёжные изделия часто комбинируют методы: JTAG для структурной связности, X-ray для проверки скрытых паяных соединений и функциональное тестирование для поведения системы.
Как инженерам оценить покрытие тестов JTAG по шагу BGA?
Покрытие JTAG сильно зависит от физического доступа вокруг корпусов BGA с мелким шагом. По мере уменьшения шага доступные для щупов площадки и тестовые точки становятся всё реже, и boundary-scan занимает большую долю в общей стратегии тестирования. Приведённая ниже таблица оценки сопоставляет шаг BGA с ожидаемым покрытием JTAG, уровнем физического доступа, взаимодополняющими методами тестирования и требованиями к файлам BSDL.
| Шаг BGA | Физический доступ | Оценка покрытия JTAG | Рекомендуемый взаимодополняющий тест | Требование BSDL |
|---|---|---|---|---|
| 0.4 мм | Очень ограниченный | 70–85% | X-ray + ICT | Обязательно |
| 0.5 мм | Ограниченный | 75–90% | X-ray + летучий щуп | Обязательно |
| 0.65 мм | Умеренный | 80–95% | Летучий щуп + FCT | Рекомендуется |
| 0.8 мм | Хороший | 85–95% | ICT + FCT | Опционально |
| 1.0 мм | Полный | 90–98% | FCT | Опционально |
Инженеры должны рассматривать оценки покрытия как диапазоны планирования, а не как гарантии. Фактическое покрытие зависит от полноты скан-цепи, доли цепей, подключённых к JTAG-совместимым компонентам, и наличия файлов BSDL для каждого boundary-scan компонента на плате. При более мелких шагах, где физический доступ сильно ограничен, JTAG становится основным методом структурного тестирования, а взаимодополняющая X-ray-инспекция заполняет пробел в проверке скрытых паяных соединений.
Какие технические параметры влияют на надёжность Boundary-Scan/JTAG?
Сам JTAG работает на более низких частотах, чем высокоскоростные каналы передачи данных, но окружающая среда PCB определяет, увенчается ли тестовая стратегия успехом. ИИ-аппаратное обеспечение должно одновременно управлять связностью, подачей питания, тепловым режимом и целостностью сигнала.
| Параметр | Типовое инженерное значение | Влияние на решение | Доказательство, которое следует запросить |
|---|---|---|---|
| Тактовая частота JTAG | 10–50 МГц типовой диапазон проектирования | Плохая трассировка может вызвать ложные отказы тестов | Ревью трассировки JTAG |
| Высокоскоростные каналы | PCIe 6.0, HBM3e, интерфейсы класса CXL | Физические дефекты могут проявляться как отказы SI | Данные моделирования и валидации SI |
| Теплопроводность | 1.5–3 Вт/мК стандартный диэлектрик; 4–8 Вт/мК высокоэффективные тепловые материалы | Определяет способность отвода тепла | Техническое описание материала и отчёт о тепловых испытаниях |
| Толщина меди | Обычные значения PCB включают 1 oz и выше для слоёв питания | Влияет на токонесущую способность и конструкцию PDN | Структура слоёв и спецификация меди |
| Диэлектрическая проницаемость (Dk) | Управляется выбором ламината; высокоскоростные материалы обычно предоставляют заданные значения Dk на рабочей частоте | Управляет импедансом и задержкой распространения | Техническое описание материала с условиями тестирования Dk |
| Диаметр переходного отверстия | HDI-микропереходы обычно используют десятки до сотен мкм; конструкции могут задавать структуры класса 100 мкм | Определяет плотность трассировки вывода | Чертёж переходных отверстий и сечение |
| Температурная стойкость | Материальные системы обычно оцениваются для рабочих диапазонов около 125 °C или выше в зависимости от применения | Влияет на надёжность ИИ и промышленных систем | Данные термоциклирования |
Поставщик, не способный предоставить данные по структуре слоёв, материалам и производственные доказательства, создаёт неоправданный риск для ценного ИИ-аппаратного обеспечения.
Как JTAG поддерживает отладку высокоскоростных SI и PI?
Boundary-Scan/JTAG не измеряет глазковые диаграммы, джиттер, вносимые потери или пульсации напряжения. Вместо этого он отвечает на более ранний вопрос:
Правильно ли физическое соединение?
Например, отказ канала HBM может быть вызван:
- Дефектами пайки BGA.
- Обрывом переходных отверстий.
- Разрывами дорожек.
- Проблемами подачи питания.
- Проблемами настройки сигнала.
JTAG может исключить дефекты обрыва и короткого замыкания до того, как инженеры начнут исследовать продвинутые причины SI/PI. Это сужает область отладки, поскольку команды знают, является ли отказ физической связностью или производительностью системы.
Для проектов высокоскоростных PCB решение по JTAG должно быть интегрировано с производственными требованиями, такими как контролируемый импеданс, возможности HDI и контроль структуры слоёв. Поставщик высокоскоростных PCB должен продемонстрировать, как производственный контроль поддерживает процесс электрической валидации.
Что инженерам следует проверить во время DFM/DFT/DFA перед производством?
Успешная реализация Boundary-Scan/JTAG начинается до изготовления PCB.
Ревью DFM/DFT/DFA должно проверить:
Топология скан-цепи
- Порядок компонентов.
- Непрерывность от TDI к TDO.
- Стратегия многокомпонентной цепи.
- Доступ для программирования FPGA, CPLD и процессоров.
Доступность BSDL
- Каждый JTAG-совместимый компонент должен иметь корректный файл Boundary Scan Description Language.
- Отсутствие файлов BSDL может воспрепятствовать автоматизированной разработке тестов.
Трассировка JTAG
- TCK, TMS, TDI и TDO требуют контролируемых методов трассировки.
- Длинные или зашумлённые маршруты могут создавать ложные отказы даже на 10–50 МГц.
Производственный доступ
- TAP-разъёмы или точки тестового доступа должны оставаться доступными после сборки, интеграции корпуса или герметизации/инкапсуляции.
Как герметизация или инкапсуляция меняют решение по JTAG?
Герметизация улучшает защиту от влаги, вибраций, химических веществ и температурных нагрузок. Однако она также устраняет физический доступ для ремонта.
Для инкапсулированных изделий JTAG следует рассматривать как интерфейс жизненного цикла.
Он обеспечивает:
- Полевую диагностику без разрушительной разборки.
- Обновление прошивки через поддерживаемые рабочие процессы программирования.
- Проверку после развёртывания.
- Разделение отказов межсоединений и программных отказов.
Интерфейс TAP должен быть спланирован до инкапсуляции. Как только эпоксидные или силиконовые материалы покроют сборку, добавление доступа позже может оказаться невозможным.
Какие производственные доказательства закупкам следует запросить перед выбором поставщика?
Закупочные группы должны запросить технические доказательства, подтверждающие, что поставщик способен произвести и протестировать конструкцию.
Требуемый пакет подачи RFQ:
Файлы проекта клиента для передачи
- Файлы Gerber или производственный пакет ODB++.
- Полная BOM.
- Спецификация структуры слоёв PCB.
- Требования к контролируемому импедансу.
- Чертёж переходных отверстий.
- Файлы сверловки.
- Файлы установки компонентов.
- Чертежи сборки.
- Документация JTAG-цепи.
- Файлы BSDL для поддерживаемых компонентов.
- Требования к тестированию.
- Спецификации функционального тестирования.
Доказательства от поставщика для запроса
- Отчёт о ревью DFM/DFT/DFA.
- Анализ сечения PCB.
- Технические описания материалов.
- Подтверждение толщины меди.
- Отчёт о тепловых испытаниях, когда управление теплом критично.
- Возможность X-ray-инспекции для скрытых BGA-соединений.
- Отчёт о покрытии тестов JTAG.
- Документация по анализу отказов.
- Документация процесса SMT.
Полное решение Turnkey PCBA должно объединять изготовление, сборку, программирование, инспекцию и электрическое тестирование в один контролируемый рабочий процесс.
Какие основные режимы отказов помогает диагностировать JTAG?
| Режим отказа | Вероятная корневая причина | Метод проверки |
|---|---|---|
| Обрыв соединения BGA | Пустота в пайке, дефект head-in-pillow, недостаточное паяное соединение | JTAG EXTEST, X-ray-инспекция, сечение |
| Короткое замыкание между цепями | Дефект производства PCB, паяный мост, загрязнение при сборке | Тест коротких замыканий boundary scan, AOI, тест электрической изоляции |
| Неверный монтаж компонента | Неверный компонент, ошибка установки, отсутствующий компонент | Сканирование IDCODE, проверка BOM |
| Разрыв скан-цепи | Ошибочная трассировка, повреждённая дорожка, отказавший компонент | Тест непрерывности TAP, анализ цепи |
| Нестабильность высокоскоростного канала | Проблема SI, разрыв импеданса, шум питания | Проверка связности JTAG с последующим анализом SI/PI |
| Полевой отказ после инкапсуляции | Скрытое межсоединение или проблема прошивки | Внешняя JTAG-диагностика |
Как инженерам выбрать партнёра по PCB для проектов ИИ-межсоединений?
Правильный поставщик — не просто тот, у кого больше слоёв или ниже цена. ИИ-аппаратное обеспечение требует координации между производством PCB, возможностями PCB подложки ИС, точностью сборки и тестовой инженерией.
Квалифицированный партнёр должен продемонстрировать:
- Раннее вовлечение DFT при ревью проекта.
- Опыт работы с плотными структурами BGA и HDI.
- Интеграцию JTAG в рабочие процессы SMT-монтажа.
- Способность предоставлять производственные доказательства.
- Полную прослеживаемость от компонентов до финального теста.
Для проектов PCB подложек ИС поставщик должен понимать, что электрические характеристики зависят от полного пути — от трассировки вывода из корпуса до межсоединения на уровне платы.
Заключение: что командам следует решить перед запуском проекта ИИ PCB?
Boundary-Scan/JTAG следует рассматривать как проектное решение, а не как запоздалую мысль на производстве. Он обеспечивает критическую видимость, когда физический доступ исчезает, и помогает инженерам отделить производственные дефекты от сложных проблем SI/PI.
Перед утверждением поставщика подтвердите:
- Архитектура скан-цепи определена.
- Файлы BSDL доступны.
- Ревью DFT завершено.
- Данные высокоскоростных материалов и структуры слоёв задокументированы.
- Могут быть предоставлены производственные доказательства.
Для передового ИИ-аппаратного обеспечения JTAG — это связь между уверенностью в проекте, производственной верификацией и долгосрочной надёжностью изделия.
Частые вопросы
Почему Boundary-Scan/JTAG важен для межсоединений ИИ-чипов?
ИИ-аппаратное обеспечение использует плотные корпуса и ограниченный физический доступ. Boundary-Scan/JTAG обеспечивает цифровой доступ для проверки соединений, которые обычные щупы могут не достичь.
Может ли JTAG заменить тестирование целостности сигнала?
Нет. JTAG проверяет связность и структурную целостность. Анализ SI по-прежнему требуется для высокоскоростных каналов, таких как HBM3e, PCIe 6.0 и конструкции класса CXL.
Какие файлы требуются для производственного тестирования JTAG?
Типичные требования включают файлы производства PCB, BOM, структуру слоёв, чертежи сборки, информацию о JTAG-цепи и файлы BSDL.
Почему JTAG важен после герметизации или инкапсуляции?
Поскольку физический ремонт становится затруднительным после инкапсуляции. Заранее спланированный интерфейс JTAG обеспечивает диагностику и обслуживание прошивки на протяжении всего жизненного цикла изделия.