高频PCB叠层是对铜层和介质层的受控排列，它决定了每条传输线、其回流路径、耦合、损耗和可制造性。由于最终压合的介质厚度、铜箔粗糙度轮廓和制造公差（而非通用的模板）决定了电气结果，因此在开始布线之前，必须与制造商固化叠层设计。
核心要点
- “高频”并不是一个单一的时钟频率阈值。对于数字网络，边沿速率和互连延迟决定了传输线的行为；对于射频，需考量载波、谐波和调制带宽。
- 为每个关键信号提供相邻的连续参考平面，并在每次跨层过渡时提供局部回流路径。差分对仍会与其参考平面发生相互作用。
- 根据损耗、隔离、信号注入端（launch）、布线和制造需求来选择微带线、带状线或接地共面波导，而不要预设某一种总是占优。
- 在相关的频率和结构下，使用层压板供应商的设计数据。仅凭数据手册上的标称Dk（介电常数）不足以建立阻抗或相位模型。
- 将压合厚度、铜箔厚度/轮廓、蚀刻补偿、阻焊层、玻璃布编织和过孔几何形状输入场求解器（field solver）中。
- 为阻抗、插入损耗、尺寸和材料特性规定独立的验收证据。TDR阻抗测试无法证明射频通道的完整损耗或信号注入端的性能。
目录
- 什么使PCB叠层成为高频？
- 哪些要求必须在确定层数之前固化？
- 信号和参考平面应如何配对？
- 微带线 vs 带状线 vs 接地共面波导
- 应如何使用4层、6层和8层叠层？
- 应如何规定层压板、Dk和损耗？
- 过孔、信号注入端和平面切换如何影响叠层？
- 需要哪些制造和测试证据？
- 常见的高频叠层失效模式
- 高频PCB叠层询价（RFQ）检查清单
- 常见问题解答
什么使PCB叠层成为高频？
当走线不再能被视为理想连接时，叠层在电气上就变得至关重要。即使时钟频率看起来不高，快速的数字边沿也会以波的形式传播。射频和微波电路在其工作频率下对阻抗、相长、损耗、耦合和不连续性非常敏感。
不要用宽泛的“高于100 MHz”规则来对所有网络进行分类。应记录：
- 数字驱动器的上升/下降时间、接口标准、电压以及允许的时序或眼图劣化程度；
- 射频频率范围、带宽、功率、噪声系数或匹配灵敏度；
- 阻抗模式和目标值，包括单端、差分或共面几何形状；
- 最大布线长度、允许的插入/回波损耗以及相位或偏斜预算；
- 属于通道的连接器、封装、过孔和测试注入端模型。
层数随后由布线密度、平面连续性、BGA引脚引出、配电网络、隔离、机械厚度和制造能力决定。两层射频板对于简单的微带电路可能是有效的。而密集的多信号混合产品可能需要很多层。“射频板必须至少四层”并非一项工程硬性要求。
哪些要求必须在确定层数之前固化？
以下要求至证据矩阵可防止叠层沦为无人能验证的图纸。
| 设计要求 | 叠层影响 | 制造变量 | 发布证据 |
|---|---|---|---|
| 特性阻抗 | 线宽/间距、铜厚以及至参考平面的距离 | 压合介质、蚀刻和电镀 | 场求解器模型加上TDR测试条结果 |
| 插入损耗预算 | 材料Df、铜箔粗糙度、几何形状和长度 | 层压板批次、氧化/棕化处理及导体粗糙度 | VNA测试条/通道数据（含明确的夹具去嵌） |
| 相位或延迟匹配 | 有效Dk、线长和玻璃布编织暴露情况 | 树脂含量、玻璃布类型和层间对准度 | 匹配线或必要时的延迟测量 |
| 串扰限制 | 层分配、间距和参考耦合 | 成品线宽/间距和层间对准度 | 仿真及（风险较高时）代表性测量 |
| 射频注入/过渡 | 焊盘、反焊盘、过孔孔壁、残桩及回流孔位置 | 钻孔、电镀、背钻深度和层间对准度 | 注入端模型、微切片（microsection）和VNA结构 |
| 板面平整度/回流 | 对称的材料和铜分布 | 压合周期和铜皮平衡 | 叠层结构记录和弓曲/扭曲验收 |
| 目标厚度 | 芯板（core）/半固化片（prepreg）选择和铜箔组合 | 半固化片树脂流动度和残铜率 | 成品板和介质厚度测量 |
从制造商备有库存的芯板、半固化片、铜箔和经过认证的压合组合开始讨论。一个在数学上具有吸引力，但需要无法获取的玻璃布类型或未经验证的混合材料粘合工艺的结构，并不是可投入生产的叠层。
信号和参考平面应如何配对？
高频回流电流会集中在附近的参考结构中，因为该路径可使回路电感最小。跨越平面分割、挖空区或板边缘的布线会迫使电磁场扩散并寻找更长的路径，从而增加不连续性、耦合和辐射。
在叠层和布局时，请使用以下规则：
- 将每个关键布线层放置在连续的参考平面旁边。
- 在可行的情况下，在整个布线下方保持同一参考网络。
- 当信号换层但保持同一参考网络时，在信号孔附近放置一个回流孔。
- 当参考网络在地和电源之间切换时，需在过渡处提供这两种参考之间的低电感回流路径（通常根据PDN设计放置适当的电容）。
- 不要跨越分割平面布线关键信号。通过布局和受控的电流路径来隔离功能区域，比在它们下方切割参考平面更安全。
差分耦合并不意味着可以忽视参考连续性。紧耦合差分对之间虽然共享了更多的电磁场，但部分电磁场仍会终止在周围的平面和铜皮上。求解器中应包含实际的参考几何形状、差分对间距和不对称性。
平面层间电容仅当电源和地平面足够靠近，且具有合适的面积和介电特性时才有用。常见的四层结构可能具有较厚的L2至L3芯板，因此简单地将这些层标记为“地”和“电源”并不能保证有意义的高频平面电容。
微带线 vs 带状线 vs 接地共面波导
没有哪一种传输线结构能在所有权衡中胜出。
| 结构 | 优势 | 成本和风险 | 适用场景 |
|---|---|---|---|
| 微带线 (Microstrip) | 直接的元件注入端、易于探测/调谐、部分电磁场在空气中传播 | 更容易暴露于相邻结构中、对阻焊层敏感、不连续处有辐射 | 短射频布线、天线、滤波器和顶层元件 |
| 带状线 (Stripline) | 电磁场包含在平面之间、隔离度强、参考环境可预测 | 更多的介质损耗、需经过过孔过渡、调谐困难、可能存在宽边耦合（broadside coupling） | 长的内部数字/射频布线及对隔离敏感的通道 |
| 接地共面波导 (GCPW) | 侧边地可以控制电磁场并支持地孔围栏/注入端 | 阻抗取决于间隙、地的连续性和过孔围栏几何形状；实现不当会产生谐振 | 射频注入端、紧凑的匹配网络和表层射频布线 |
带状线并非“绝对无辐射”；不连续性、槽孔、过孔和连接器仍可辐射。在相邻信号层进行正交布线可以减少一种耦合机制，但不能替代足够的间距和平面屏蔽。对于宽边重叠，最安全的控制方法通常是拉大间距、在两层之间插入参考平面，或刻意设置布线禁布区。
求解器必须使用成品的几何形状。外层走线的电镀和蚀刻与内层不同，阻焊层会改变微带线的行为，当特征尺寸很小时，梯形走线轮廓也十分重要。
应如何使用4层、6层和8层叠层？
这些示例仅作为起始架构，而非最终发布的尺寸。
四层
| 层 | 示例角色 |
|---|---|
| L1 | 元件和关键微带线 |
| L2 | 实体地参考 |
| L3 | 电源区域和低速布线，在L4任何关键布线下方保持连续 |
| L4 | 低速信号或特定路由（参考L3） |
当大多数关键布线都位于L1并参考L2时，此结构效果很好。如果L4也承载高速信号，那么L3必须被设计为可靠的参考平面，而不是一个碎片化的电源层。
六层
| 层 | 示例角色 |
|---|---|
| L1 | 信号/元件 |
| L2 | 地 |
| L3 | 主要参考L2的信号 |
| L4 | 主要参考L5的信号 |
| L5 | 地 |
| L6 | 信号/元件 |
使用相对较大的L3到L4间距可以减少宽边耦合。电源可以作为受控区域或在合适层上用较宽的导体进行布线（并由PDN分析支持）。如果仅将L3和L4称为“带状线”而未指明其实际参考平面和间距，这是不完整的。
八层
| 层 | 示例角色 |
|---|---|
| L1 / L8 | 元件侧微带线和低密度布线 |
| L2 / L7 | 地参考 |
| L3 / L6 | 关键内部信号 |
| L4 | 地或附加参考 |
| L5 | 电源分配 |
八层设计为隔离内部布线和更近的电源/参考对提供了更多选择。最终的层序可能会根据BGA引脚引出、电源域数量和射频布局而改变。在中心线周围保持结构和铜分布足够平衡，以控制弓曲和扭曲。
应如何规定层压板、Dk和损耗？
材料选择始于通道预算，而不是一张通用的频率表。普通的FR-4系列差异很大；“Dk 4.3, Df 0.020”并不是一个通用的FR-4模型。同样，也没有任何一个GHz阈值能强制要求必须使用PTFE材料。
向供应商索取以下材料参数：
- 确切的层压板和半固化片系列、玻璃布类型、树脂含量及标称/压合厚度；
- 适用于传输线结构、频率和供应商测试方法的设计Dk（Design Dk）；
- 在相关范围内的Df或实测损耗数据；
- 铜箔类型/粗糙度轮廓及制造商的粘合处理工艺（棕化/氧化）；
- Z轴CTE、Tg/Td、耐湿性和热循环适用性；
- 合格的替代品及在变更前所需的电气重新验证程序。
罗杰斯（Rogers）将用于电路建模的设计Dk值与其他材料测试方法产生的值区分开来。其差分相长法使用两条微带线，并能显示Dk随频率的变化。这个更广泛的教训适用于每个供应商：记录进入模型的具体是哪个Dk、哪种方法、什么频率以及什么结构。
在数千兆位（multi-gigabit）和微波频率下，导体粗糙度会增加损耗并改变相位行为。玻璃布编织结构可能导致局部Dk变化，并在两条走线穿过不同玻璃/树脂区域时产生差分偏斜。缓解措施包括开纤（spread-glass）材料、以一定角度布线、采用更宽的差分对几何尺寸，或从实际偏斜预算出发进行更严格的材料控制。
混合高频PCB叠层可以仅在敏感的射频层周围放置低损耗材料，但其成本优势并不一定自动达到40–60%。制造商必须确保在这种混合系统中，粘合、树脂填充、材料位移、钻孔、除胶渣、铜处理、层间对准度及热膨胀等工艺能够通过验证。
过孔、信号注入端和平面切换如何影响叠层？
过孔并不是零长度连接。其孔壁电感、焊盘电容、反焊盘、未使用残桩（stub）以及附近的回流孔构成了一个不连续性，其严重程度取决于频率和过渡的几何形状。
对于每个关键过渡，请明确定义：
- 起始/终止层以及未使用的孔壁长度（stub）；
- 成品孔、焊盘、反焊盘及捕获焊盘的几何尺寸；
- 回流孔的数量和位置；
- 连接器或封装注入端的尺寸；
- 是否需要背钻、盲孔或其他控制残桩的方法；
- 引出布线、对准度及制造极限，以保留建模的几何形状。
背钻应遵循建模或实测的残桩预算，而非一项笼统规则。确认钻孔至铜的间隙、剩余残桩、层间对准度和检查方法。对于密集的多层PCB，最佳的层序可能是缩短关键过孔过渡的层序，即使另一种排列在纸面上看起来更整洁。
需要哪些制造和测试证据？
将叠层作为一组受控数据集而不是一张彩图来发布。
| 特性 | 推荐证据 | 它不能证明什么 |
|---|---|---|
| 阻抗 | 场求解器记录和带有极限制的TDR测试条 | 端到端的插入损耗或连接器注入端质量 |
| 插入/回波损耗 | VNA测试条或通道测量（带明确的校准/去嵌） | 无法证明每一条产品走线（除非建立相关性） |
| 介质厚度 | 微切片或合格的工艺数据 | 单凭此无法证明材料的身份 |
| 铜厚/蚀刻几何形状 | 成品走线/测试条尺寸及必要时的微切片 | 在没有材料数据的情况下无法证明电气性能 |
| 材料特性 | 证书/批次可追溯性及受控的替代品清单 | 无法证明压合后的厚度 |
| 过孔/背钻 | 微切片、X射线或深度控制记录（视情况而定） | 在没有相关测试结构的情况下无法证明射频性能 |
TDR是生产受控阻抗测试条的标准方法。测试条必须重现相关的层、介质、铜箔和几何形状，并且必须就其位置/拼板代表性达成一致。在插入损耗很重要的频率下，应使用合适的测试条和VNA方法；IEEE 370 提供了互连特性和去嵌指南。
允许制造商使用其成品工艺模型提出走线宽度补偿，但任何影响间距、耦合或布局间隙的更改都需要获得批准。“50欧姆 ±5%”不能代替对结构、测试条、测试方法、批次抽样和处置规则的明确定义。
常见的高频叠层失效模式
| 症状 | 可能的叠层原因 | 辨别检查 |
|---|---|---|
| 阻抗测试条通过但通道损耗不合格 | 铜箔粗糙、高Df、走线过长或注入端设计不佳 | VNA测试条/通道分离测试及材料/铜箔审查 |
| 原型正常，量产相位偏移 | Dk方法、树脂含量、玻璃布类型或材料替换问题 | 批次追溯性加匹配线相位测量 |
| 换层后辐射超标 | 回流路径断裂、较长的过孔残桩或改变了平面谐振 | 回流电流审计及近场/TDR定位 |
| 尽管阻抗正确但差分眼图闭合 | 偏斜、损耗不平衡、过孔不对称或串扰 | 混合模式S参数和差分对几何形状审查 |
| 板过回流焊后弓曲 | 不对称堆叠、铜箔不平衡或混合材料热膨胀不一致 | 结构/残铜率审查及弓曲/扭曲数据 |
| 更新阻焊层后射频匹配改变 | 改变了微带线/CPWG的有效几何形状 | 结合实际阻焊层厚度/Dk重新求解并测量 |
高频PCB叠层询价（RFQ）检查清单
电气要求
- 接口或射频频段、上升时间、通道长度和功率水平；
- 单端/差分阻抗、公差和目标结构；
- 规定频率下的插入损耗、回波损耗、相位/偏斜和串扰预算；
- 连接器、封装、过孔、注入端及参考过渡要求。
结构和材料
- 层的用途、成品厚度、铜厚及对称性约束；
- 确切的层压板/半固化片型号或经批准的电气/热等效标准；
- 设计Dk/Df来源、铜箔轮廓、阻焊层模型及玻璃布编织控制；
- 过孔、反焊盘、背钻、顺序压合及层间对准度限制。
验证和变更控制
- TDR测试条结构、极限、抽样及报告格式；
- 插入损耗测试条/方法、夹具、校准及去嵌；
- 微切片、材料证书及批次/拼板可追溯性；
- 制造商线宽补偿权限、替代品批准和重新验证触发条件；
- 数量、拼板约束、组装热特性曲线及留存样板。
HILPCB在对原型或批量制造进行报价之前，可以审查受控叠层、阻抗结构、过孔过渡、测试条以及制造说明。只有在同时明确了射频注入端、清洗、焊接、检查和测试责任时，才应添加小批量组装或一站式PCBA组装要求。
参考标准和规范
- IPC-2221 — IPC
- IPC-2222 — IPC
- IPC-2141 — IPC
- IPC-6012 — IPC
- IPC-6018 — IPC
- IPC-TM-650 2.5.5.7 — IPC
- IEEE 370 — 电气和电子工程师协会
使用经批准适用于发布产品的版本、性能等级和测试方法。
常见问题解答
对于高频设计，四层PCB足够吗？
可能足够。如果最关键的顶层走线位于实心的L2地层上方，四层板对于许多重点突出的设计来说是有效的。决定因素在于布线密度、信号过渡、电源分配、隔离度和损耗——而不仅仅是频率。
带状线总是比微带线好吗？
不是。带状线可将电磁场包围在内，但会增加介质损耗和过孔。微带线简化了信号注入、调谐和探测，且具有较低的介质损耗。应根据整个通道和制造约束条件来选择。
是否每一个差分对的布线都不应跨越平面分割？
是的，应保持其参考环境的连续性。差分对之间的耦合并不能消除与参考平面的相互作用，平面分割会导致共模转换、回流路径不连续并产生电磁辐射。
可以直接在阻抗求解器中使用数据手册上的标称Dk吗？
只有当供应商确认该数值和测试方法适用于特定结构和频率时才可以。应记录设计Dk、频率、测试方法、树脂/玻璃结构以及制造商的压合厚度。
TDR测试条通过了是否就能证明射频板是好的？
它只能证明测试条的阻抗符合规定的方法和极限。它本身并不能证明插入损耗、注入端回波损耗、差分模态转换或每一条产品走线的情况。
在开始布线之前应该批准什么？
应批准制造商支持的叠层结构、材料、压合厚度、铜箔粗糙度轮廓、建模的阻抗几何形状、过孔规则、参考平面过渡以及测试条/测试计划。
将叠层作为一份电气与制造合同固化下来
一份可发布的叠层示意图是不够的。一个健壮的高频叠层应将每一个通道要求与建模的几何形状、合格的材料/工艺变量以及可衡量的验收记录联系起来。与制造商固化这份合同，然后根据发布的值进行布线，并通过电气重新验证来控制后期的每一项替换。