Il mercato globale del calcolo quantistico ha raggiunto 1,3 miliardi di dollari nel 2024 e si prevede che supererà i 12 miliardi di dollari entro il 2032, con IBM, Google, IonQ, Rigetti, Quantinuum e dozzine di startup che scalano il numero di qubit oltre i 1.000 e spingono la fedeltà delle porte (gate fidelities) oltre il 99,9%. I computer quantistici operano all'intersezione tra fisica ed elettronica: i qubit superconduttori funzionano a 15 millikelvin all'interno di refrigeratori a diluizione, gli ioni intrappolati (trapped ions) sono manipolati da sistemi laser e RF di precisione in condizioni di vuoto spinto, e i qubit fotonici viaggiano attraverso circuiti fotonici in silicio a temperatura ambiente. Il PCB per Calcolo Quantistico rende possibili tutte queste modalità fornendo l'elettronica di controllo, di lettura (readout) e di condizionamento del segnale che fa da ponte tra il processore quantistico e il mondo dell'informatica classica.
Mentre il processore quantistico opera in condizioni esotiche, l'elettronica che lo pilota è costruita su tecnologia PCB convenzionale, ma con requisiti di prestazioni straordinari che superano quelli richiesti dalla maggior parte delle schede commerciali RF o a segnale misto. Il controllo dei qubit richiede segnali a microonde stabili in fase a 4-8 GHz con una precisione di fase <0,5° su centinaia di canali; gli amplificatori di lettura devono risolvere segnali a livello di singolo fotone a -130 dBm, e l'intero stack di controllo deve operare con una sincronizzazione temporale sub-nanosecondo su conteggi di canali che raddoppiano ad ogni generazione di processori.
HILPCB produce PCB per calcolo quantistico, raggiungendo un controllo dell'impedenza del ±3% su substrati Rogers 4003C/4350B a 4-12 GHz e un isolamento tra canali >75 dB, servendo aziende di hardware quantistico e laboratori di ricerca che sviluppano processori superconduttori, a ioni intrappolati e fotonici negli Stati Uniti, in Canada, Europa, Giappone e Australia.
Navigazione Menu
- Lo Stack Elettronico Quantistico: Dove si Inseriscono i PCB
- Generazione del Segnale di Controllo a Microonde a 4-12 GHz
- Lettura a Singolo Fotone e Progettazione dell'Interfaccia Criogenica
- Distribuzione Temporale Sub-Nanosecondo su Centinaia di Canali
- Scalabilità dell'Elettronica di Controllo da 100 a 10.000 Qubit
- Disciplina di Produzione per la Purezza del Segnale di Grado Quantistico
- Programmi di Hardware Quantistico in HILPCB
Lo Stack Elettronico Quantistico: Dove si Inseriscono i PCB
L'elettronica di un computer quantistico si estende su tre zone di temperatura, ognuna delle quali pone requisiti fondamentalmente diversi in termini di progettazione, materiali e fabbricazione dei PCB. Comprendere questa architettura è essenziale perché la massima complessità di fabbricazione e i volumi commerciali si trovano a temperatura ambiente e negli stadi di interfaccia a 4K, non a livello del processore in regime di millikelvin.L'ambiente a temperatura ambiente (300K) ospita i computer di controllo classici, i generatori di forme d'onda arbitrarie (AWG), i sequencer di impulsi basati su FPGA e le piattaforme di elaborazione del segnale. Queste schede utilizzano materiali PCB convenzionali ma richiedono un'eccezionale purezza del segnale a microonde, precisione temporale ai nanosecondi e alta densità di canali, rendendole la categoria di PCB quantistici più complessa e a più alto volume.
La piastra a 4K (4K plate) all'interno del criostato supporta gli stadi di condizionamento del segnale, filtraggio e amplificazione a basso rumore (tipicamente amplificatori HEMT con una temperatura di rumore di 2-4 K). I PCB a questo stadio devono mantenere l'integrità meccanica e le prestazioni elettriche a temperature criogeniche dove l'FR-4 standard diventa fragile, la conduttività del rame aumenta di 7 volte e la contrazione termica differenziale crea stress meccanico sui giunti di saldatura.
Lo stadio a millikelvin (15-20 mK) ospita il processore quantistico stesso, collegato agli stadi superiori tramite cavi coassiali speciali e circuiti flessibili personalizzati. Il coinvolgimento dei PCB a questo stadio è limitato a substrati interposer specializzati e schede di instradamento del segnale progettate per una conducibilità termica trascurabile.
Requisiti dei PCB in Base alla Zona di Temperatura
- Elettronica di Controllo a Temperatura Ambiente: Schede AWG multicanale (14-16 bit, 10-12 GSPS), sequencer basati su FPGA con interfacce JESD204B/C e piattaforme di elaborazione del segnale RF che richiedono purezza microonde da 4 a 12 GHz: si tratta di schede da 12-20 strati che combinano segnali digitali ad alta velocità e RF di precisione su stackup di materiali ibridi (mixed-material).
- Schede di Interfaccia a 4K: Stadi di condizionamento del segnale e filtraggio su materiali validati per il funzionamento criogenico. La transizione vetrosa (Tg) dell'FR-4 standard si verifica a 130-170°C, ma le sue proprietà meccaniche si degradano gravemente sotto i -60°C, causando micro-cricche (microcracking). I materiali a base di PTFE e poliimmide mantengono l'integrità a 4K ma richiedono processi di laminazione e foratura differenti.
- Interfaccia della Paratia del Criostato (Bulkhead): Schede passanti ermetiche (feedthrough boards) che instradano da 50 a 200 transizioni coassiali con un'impedenza costante di 50Ω dall'elettronica a temperatura ambiente all'interno del criostato. Richiedono un posizionamento preciso dei connettori che corrisponda alla geometria della piastra superiore del criostato con una tolleranza di ±50 μm.
- Assiemi Flessibili Criogenici: Cavi flex in poliimmide che utilizzano una costruzione senza adesivo (adhesiveless) con rame ricotto laminato (rolled annealed copper), validati attraverso oltre 500 cicli termici tra 300K e 4K, in grado di gestire una contrazione termica dello 0,3% per ciclo di raffreddamento senza incrinature del conduttore o variazioni di impedenza superiori al ±2%.
Generazione del Segnale di Controllo a Microonde a 4-12 GHz
I qubit superconduttori sono controllati attraverso impulsi a microonde sagomati a frequenze che corrispondono alla frequenza di transizione del qubit: tipicamente 4-8 GHz per i qubit transmon, estendendosi a 12 GHz per il fluxonium e altre architetture emergenti. Il PCB di controllo genera, modula, modella e instrada questi segnali dall'uscita del DAC alla porta d'ingresso del criostato. Qualsiasi rumore di fase, errore di ampiezza o diafonia (crosstalk) intercanale sulla scheda si traduce direttamente in errori della porta del qubit (gate errors) che limitano la fedeltà computazionale al di sotto delle soglie richieste per la correzione degli errori quantistici (QEC).La relazione tra la qualità del segnale sul PCB e la fedeltà della porta quantistica è quantificabile: un errore di fase di 1° in una singola porta π/2 di un qubit produce un'infedeltà (infidelity) di circa 1,5×10⁻⁴. Questo valore è significativo quando si punta alla fedeltà del 99,99% necessaria per un calcolo quantistico tollerante ai guasti (fault-tolerant). Ciò significa che il contributo del PCB alla stabilità di fase deve essere mantenuto al di sotto di 0,1° per evitare che diventi la fonte di errore dominante.
Ingegnerizzazione delle Schede di Controllo a Microonde
- Precisione dell'Impedenza sui Laminati RF: Microstrip e stripline da 50Ω su Rogers 4003C (Dk 3,38 ±0,05) o Rogers 4350B (Dk 3,48 ±0,05) con tolleranza di impedenza del ±3%, significativamente più rigorosa rispetto allo standard del ±7-10% delle schede RF commerciali. Questa precisione richiede un'incisione (etching) controllata tramite SPC con monitoraggio in tempo reale dello spessore del rame e profilazione della pressione di laminazione validata per ogni lotto di materiale.
- Isolamento Intercanale >75 dB: Instradamento stripline con recinzioni di massa (ground-fenced) utilizzando file di via (via fences) spaziati a λ/20 (3,75 mm a 8 GHz), pareti di schermatura individuali per ogni canale ai bordi della scheda e transizioni ottimizzate da connettore SMA a stripline. Questo previene gli errori di porta indotti dalla diafonia quando si pilotano simultaneamente qubit adiacenti durante le operazioni di gate a due qubit.
- Distribuzione dell'Alimentazione a Rumore Ultra Basso: Rail di alimentazione di VCO e PLL con ondulazione di uscita (ripple) <3 μVrms (integrata tra 10 Hz e 20 MHz) tramite regolatori LDO in cascata con PSRR >60 dB a 1 MHz. Messa a terra a stella su piani di alimentazione multistrato dedicati per impedire al rumore di commutazione delle sezioni digitali di corrompere le prestazioni di rumore di fase dell'oscillatore locale RF.
- Interfaccia DAC ad Alta Velocità: DAC a 14-16 bit operanti a 10-12 GSPS con interfacce JESD204B/C instradate come coppie differenziali accoppiate (matched differential pairs) dall'FPGA al DAC, utilizzando costruzioni HDI per il routing di uscita (escape routing) da BGA a passo fine (0,5 mm). L'eliminazione degli stub dei via (tramite back-drilling) è fondamentale per mantenere l'integrità del collegamento JESD204C a 32 Gbaud.
Lettura a Singolo Fotone e Progettazione dell'Interfaccia Criogenica
I segnali di lettura (readout) dei processori quantistici sono straordinariamente deboli: singoli fotoni a microonde a 4-8 GHz con livelli di potenza di circa -130 dBm (10⁻¹⁶ W). L'elettronica di lettura deve amplificare questi segnali di 80-100 dB aggiungendo il minimo rumore possibile. Il rumore di fondo (noise floor) del PCB di lettura limita direttamente la fedeltà di discriminazione dello stato del qubit e determina se la lettura "single-shot" è ottenibile o se sarà necessario ricorrere alla media statistica su centinaia di misurazioni.La sfida del rapporto segnale/rumore è estrema: la potenza del segnale di lettura è 10⁻¹⁶ W, mentre il rumore di Johnson da un carico di 50Ω a temperatura ambiente è di circa -174 dBm/Hz. L'amplificatore parametrico Josephson (JPA) a millikelvin fornisce un guadagno di primo stadio limitato quantisticamente, ma la successiva catena di amplificazione sul PCB di lettura non deve degradare la figura di rumore (noise figure) di oltre 0,5 dB. Ciò richiede schermatura, filtraggio e isolamento a livello di PCB che superano ampiamente le esigenze dei progetti di ricevitori RF commerciali.
Progettazione del PCB del Sistema di Lettura
- Layout della Catena di Amplificazione Schermata: Ogni stadio di guadagno è collocato in compartimenti schermati individualmente, con passanti di alimentazione filtrati e materiale assorbente per prevenire le risonanze di cavità. La figura di rumore è mantenuta al di sotto di 1,5 dB in tutta la catena a temperatura ambiente grazie a una meticolosa topologia di messa a terra (messa a terra a stella in ogni stadio con connessione a punto singolo allo chassis).
- Scheda di Interfaccia della Piastra Superiore del Criostato: Da 50 a 200 transizioni coassiale-PCB SMA/SMP/SMPM con impedenza costante a 50Ω (return loss >20 dB fino a 12 GHz), e posizioni dei connettori che corrispondono alla geometria fisica della piastra superiore del criostato con una tolleranza di ±50 μm. I materiali della scheda sono selezionati per la loro stabilità dimensionale per prevenire il disallineamento dei connettori durante i cicli termici.
- Layout del Circuito di Demodulazione IQ: Circuiti demodulatori in fase (In-phase) e in quadratura (Quadrature) con isolamento LO-RF >55 dB, reiezione dell'immagine >40 dB e bilanciamento di guadagno e fase I/Q accoppiato entro 0,1 dB e 1°. Questo permette una discriminazione dello stato del qubit single-shot con una fedeltà di assegnazione (assignment fidelity) superiore al 99%.
- Progettazione Flex Criogenica: Poliimmide senza adesivo con rame ricotto laminato (il rame RA offre una resistenza alla fatica 3 volte migliore rispetto al rame elettrodeposto), con larghezze delle tracce calcolate per un'impedenza di 50Ω che tengono conto dell'aumento di 7 volte della conduttività a 4K, il quale sposta l'impedenza di circa il 3-5%.
Distribuzione Temporale Sub-Nanosecondo su Centinaia di Canali
Le operazioni di porta quantistica richiedono una tempistica (timing) con precisione al nanosecondo su tutti i canali di controllo e lettura. Un processore da 1.000 qubit con lettura multiplexata necessita di oltre 500 canali sincronizzati con un allineamento temporale migliore di 500 ps e un jitter di trigger inferiore a 50 ps RMS. Questo crea una sfida di distribuzione del clock che scala quadraticamente con il numero di qubit man mano che la densità delle porte a due qubit aumenta.Gli errori di tempistica (timing errors) nei sistemi quantistici non sono semplici cali di prestazione: sono fonti irreversibili di decoerenza. Un disallineamento temporale di 100 ps durante una porta controllata-Z (controlled-Z gate) a due qubit tra qubit con frequenze di transizione di 5 GHz introduce un errore di fase di circa 0,3 radianti, compromettendo in modo catastrofico la fedeltà della porta. Il PCB di distribuzione del clock deve eliminare questa fonte di errore fornendo un timing deterministico e con ritardo calibrato (matched-delay) ad ogni canale del sistema.
Architettura della Scheda di Distribuzione Temporale
- Master Clock a Jitter Ultra Basso: Riferimento OCXO (10 MHz, ±10 ppb) con jitter integrato <50 fs (12 kHz-20 MHz) distribuito attraverso alberi di clock stripline a impedenza controllata a 50Ω su layer interni schermati. Buffer IC fan-out (LVPECL o CML) con jitter additivo <25 fs per stadio e accoppiamento delle lunghezze (length matching) entro ±0,5 mil verso tutte le schede di destinazione.
- Rete di Sincronizzazione del Trigger: Linee di trigger digitali dall'FPGA sequencer centrale verso tutte le schede di canale con accoppiamento del ritardo di propagazione (propagation delay matching) entro ±50 ps, verificato tramite misurazioni TDR sulle schede di produzione. L'instradamento del trigger avviene su layer di segnale dedicati con schermature di massa sopra e sotto per prevenire l'accoppiamento da segnali digitali ad alta velocità adiacenti.
- Comunicazione Dati ad Alta Velocità: Link PCIe Gen 4, 10GbE o LVDS personalizzati per il caricamento delle forme d'onda e lo streaming dei dati di misurazione. Vengono instradati parallelamente ai percorsi dei segnali RF, mantenendo un isolamento >60 dB grazie alla continuità del piano di massa e a una separazione fisica superiore a 5 volte la larghezza della traccia.
- Architettura a Backplane Modulare: Backplane standardizzato con impedenza controllata su tutte le transizioni scheda-backplane (lunghezza degli stub dei via <3 mil tramite back-drilling), che consente l'espansione del numero di canali aggiungendo schede figlie (daughter boards) identiche senza dover riqualificare l'intera rete di distribuzione temporale.
Scalabilità dell'Elettronica di Controllo da 100 a 10.000 Qubit
Gli attuali computer quantistici operano con 50-1.200 qubit, ma le roadmap di IBM (100.000 entro il 2033), Google (1.000.000 entro il 2029) e altri puntano ai milioni. L'elettronica di controllo deve scalare in modo proporzionale, senza però subire costi altrettanto proporzionali. Al costo attuale di 500-1.000 dollari per canale per l'elettronica a temperatura ambiente, un sistema da un milione di qubit richiederebbe una spesa multimiliardaria solo per l'elettronica classica con le architetture odierne.Questa sfida di scalabilità è fondamentalmente un problema di architettura dei PCB: aumentare la densità dei canali per scheda, ridurre il consumo energetico per canale e consentire un multiplexing nel dominio della frequenza (FDM) che permetta a una singola linea fisica di controllare più qubit. Le scelte architetturali dei PCB effettuate oggi per i sistemi da 1.000 qubit determineranno se l'elettronica potrà scalare a 100.000 qubit tramite miglioramenti incrementali o se necessiterà di una riprogettazione completa.
Architettura di Scheda Orientata alla Scalabilità
- Aumento della Densità dei Canali: Passare da 8 a 64 canali per scheda grazie a circuiti integrati DAC/ADC a maggiore integrazione, distribuzione dell'oscillatore locale (LO) condivisa e instradamento RF più denso. Questo riduce il costo dell'elettronica per canale da circa 800 a <200 e abbassa lo spazio rack da 100 a 12 unità (U) per un sistema di controllo da 1.000 qubit.
- Layout Predisposto per il Multiplexing: Layout delle schede progettati per ospitare circuiti FDM (Frequency-Domain Multiplexing) che assegnano a ciascun qubit una frequenza di lettura unica all'interno di una banda di 4-8 GHz. Ciò consente a una singola linea coassiale fisica di leggere 8-16 qubit contemporaneamente, riducendo proporzionalmente la complessità del cablaggio nel criostato.
- Percorso di Integrazione CMOS Criogenico: Architetture di schede progettate per accogliere i futuri IC di controllo CMOS criogenici (operanti a 4K) che sposteranno le funzioni DAC/ADC all'interno del criostato. Questo richiederà nuovi standard di interfaccia tra PCB e IC criogenico, che le progettazioni odierne dovrebbero già anticipare.
- Ingegneria dei Costi su Larga Scala (Cost Engineering at Scale): Ottimizzazione DFM (Design for Manufacturability), massimizzazione dell'utilizzo del pannello (panel utilization) e standardizzazione dei componenti tra le schede di controllo, lettura e temporizzazione. L'obiettivo è ridurre il costo dell'elettronica per canale al di sotto dei 50 $, rendendo così i sistemi da un milione di qubit economicamente sostenibili.
Disciplina di Produzione per la Purezza del Segnale di Grado Quantistico
I programmi di calcolo quantistico spaziano dai prototipi di ricerca su singola scheda ai sistemi di produzione distribuiti presso i provider di cloud quantistico (IBM Quantum Network, Amazon Braket, Azure Quantum). La qualità del segnale RF incide direttamente sulla fedeltà dei gate dei qubit: questo rende la coerenza della produzione un requisito scientifico con un impatto misurabile sui risultati computazionali quantistici, non semplicemente una preferenza di qualità ingegneristica.Una variazione di 0,2 dB nella perdita di inserzione (insertion loss) tra due canali di controllo, altrimenti identici, crea un'asimmetria nella calibrazione della porta che si manifesta come un errore sistematico negli algoritmi multi-qubit. La coerenza della produzione a livelli richiesti per l'hardware quantistico esige un'infrastruttura di controllo del processo che la maggior parte dei produttori di PCB riserva ai programmi aerospaziali o della difesa.
Quadro Qualitativo per Programmi di PCB Quantistici
- Prototipi di Ricerca: Da 2 a 10 schede con componenti RF speciali montati a mano (transizioni coassiali, filtri a cavità, connettori criogenici), procedure di test personalizzate sviluppate in collaborazione con il team dell'hardware quantistico e documentazione ingegneristica; consegnati in 5-7 giorni lavorativi per una rapida iterazione dell'hardware durante il bring-up del qubit.
- Sistemi di Controllo della Produzione: I provider di cloud quantistico che distribuiscono installazioni multi-sistema necessitano di prestazioni RF costanti su centinaia di schede identiche. L'assemblaggio SMT con monitoraggio SPC sui processi critici RF (volume della pasta saldante sulle piazzole SMA, precisione di posizionamento dei componenti sulle tracce sensibili all'impedenza), AOI al 100% e test RF funzionali garantiscono la ripetibilità della produzione.
- Verifica delle Prestazioni RF su Ogni Scheda: Misurazione tramite analizzatore di rete (VNA) della perdita di inserzione (±0,15 dB da scheda a scheda), della perdita di ritorno (return loss, >20 dB a tutte le frequenze) e dell'isolamento intercanale (>75 dB) su ogni singola scheda in produzione, non test a campione. I risultati dei test sono associati al numero di serie della scheda per analisi di correlazione con i dati delle prestazioni del sistema quantistico.
- Tracciabilità Completa del Processo: Il numero di lotto del laminato, il lotto della lamina di rame, l'età della chimica di incisione (etching chemistry), il profilo di temperatura/pressione di laminazione e tutti i risultati dei test sono associati a ciascun numero di serie della scheda. Ciò consente l'analisi delle cause alla radice (root-cause analysis) qualora i team dell'hardware quantistico osservino variazioni delle prestazioni correlate a modifiche nell'elettronica di controllo.
Programmi di Hardware Quantistico in HILPCB
HILPCB produce PCB per il calcolo quantistico per aziende di hardware e laboratori di ricerca che sviluppano processori quantistici di nuova generazione, dai gruppi universitari che costruiscono il loro primo dimostratore a 10 qubit, alle aziende che distribuiscono sistemi di produzione da oltre 1.000 qubit.Le nostre capacità nei PCB quantistici includono schede di controllo a microonde ad alta frequenza su substrati Rogers 4003C/4350B con impedenza di ±3% da 4 a 12 GHz, costruzioni HDI fino a 64 strati per il routing di uscita (escape routing) di FPGA e DAC BGA con passo da 0,5 mm, PCB di lettura multicanale con isolamento intercanale >75 dB verificato su ogni scheda, cavi flessibili criogenici in poliimmide senza adesivo validati per oltre 500 cicli a 4K, distribuzione di clock di precisione con contributo al jitter <50 fs, e produzione IPC-6012 di Classe 3 con dati di prestazione RF tracciabili sui singoli numeri di serie.
Domande Frequenti (FAQ) sui PCB per Calcolo Quantistico
Perché i materiali standard FR-4 sono inadatti alle interfacce quantistiche criogeniche?
L'FR-4 standard diventa fragile e subisce un grave degrado meccanico (microcracking) a temperature inferiori a -60°C. Nello stadio a 4K di un refrigeratore a diluizione, la fortissima contrazione termica richiede materiali dimensionalmente stabili come PTFE o speciali poliimmidi per mantenere l'integrità delle tracce in rame e l'affidabilità dei via.
In che modo la stabilità di fase del PCB influenza la fedeltà delle porte quantistiche?
Un errore di fase di solo 1° sulla scheda di controllo a microonde può produrre un'infedeltà (infidelity) di porta pari a 1,5×10⁻⁴, degradando le capacità della correzione degli errori quantistici (QEC). Il contributo di fase causato dal PCB deve essere mantenuto al di sotto dello 0,1° mediante un rigoroso controllo dell'impedenza e l'impiego di dielettrici ultra-stabili.
Come si ottiene la lettura a singolo fotone su un PCB senza disperdere il segnale?
I segnali di lettura sono incredibilmente deboli (circa -130 dBm). Per evitare che il rumore termico (rumore di Johnson) o la diafonia (crosstalk) sommergano il segnale, il PCB impiega compartimenti per gli amplificatori schermati individualmente, messa a terra a stella (star grounding) e filtraggio a più stadi, assicurando che la catena di amplificazione a temperatura ambiente non aggiunga più di 0,5-1,5 dB alla figura di rumore complessiva.
Discuti i tuoi requisiti di elettronica quantistica con il nostro team di ingegneri RF →