NVLink-C2C PCB : Relever les défis de haute vitesse et haute densité des PCB de serveurs de centre de données

Sous l'impulsion de l'intelligence artificielle (IA), du calcul haute performance (HPC) et de l'analyse de données à grande échelle, la demande en puissance de calcul des centres de données croît de manière exponentielle à une vitesse sans précédent. Pour surmonter les limites des méthodes d'encapsulation traditionnelles, l'industrie s'est tournée vers des solutions d'intégration hétérogène centrées sur les chiplets, la technologie NVLink-C2C (Chip-to-Chip) de NVIDIA représentant l'apogée de cette tendance. Elle permet des interconnexions entre puces avec une bande passante ultra-élevée et une latence ultra-faible, mais cela impose des exigences extrêmes aux circuits imprimés (PCB) qui les supportent. Cet article explore les principaux défis de conception et de fabrication des PCB NVLink-C2C et explique comment des fabricants spécialisés comme HilPCB PCB Factory (HILPCB) peuvent aider les clients à naviguer dans ce domaine complexe.

NVLink-C2C est l'interface cohérente puce-à-puce de NVIDIA. Sa mise en œuvre physique peut faire appel à une encapsulation avancée ou à d'autres options d'intégration prises en charge ; le PCB support/serveur environnant assure le routage des E/S système et fournit l'alimentation et le soutien mécanique. Ne partez pas du principe que l'interface C2C complète traverse toujours des pistes PCB classiques.

Quelles exigences révolutionnaires la technologie NVLink-C2C impose-t-elle à la conception des PCB ?

NVIDIA présente NVLink-C2C comme une interconnexion de puces propriétaire à haute bande passante et cohérente en mémoire. Dans les configurations Grace Hopper, la bande passante agrégée annoncée atteint 900 Go/s en bidirectionnel (environ 450 Go/s par sens) ; il ne s'agit pas d'un débit PCB par broche ni d'une affirmation universelle de plusieurs To/s.

1. Répartition boîtier-vers-carte : distinguez le routage die/boîtier du PCB support. L'échappement des broches, la géométrie des micro-vias et le nombre de couches sont déterminés par le boîtier réel et l'empilement du client, et non par une règle uniforme inférieure à 2/2 mil pour toute conception.

2. Intégrité du signal : validez chaque interface physique par rapport aux spécifications de canal propres au fabricant. Un débit universel de "100 Gbit/s par broche", une cible de Dk ou une tolérance d'impédance de ±5 % ne peuvent pas être déduits du débit agrégé NVLink-C2C.

3. Réseau de distribution d'alimentation (PDN) robuste : Les processeurs intégrant plusieurs chiplets haute performance peuvent consommer des milliers de watts, avec une demande de courant dynamique. Le PCB doit fournir un PDN stable et à faible impédance pour gérer les pics de courant instantanés et éviter les chutes de tension qui pourraient perturber le fonctionnement de la puce.

4. Gestion thermique intégrée complexe : L'énorme densité de puissance génère une chaleur considérable. Le PCB lui-même doit faire partie du chemin thermique, en incorporant des couches de cuivre épaisses, des réseaux de vias thermiques ou des dissipateurs intégrés pour conduire efficacement la chaleur des puces vers le dissipateur.

Ces exigences forment ensemble un problème multi-physique complexe, où toute négligence peut entraîner l'échec de l'ensemble du système.

Comment atteindre une intégrité du signal ultime dans les PCB NVLink-C2C ?

Les méthodes d'intégrité du signal diffèrent entre une route NVLink-C2C courte intra-boîtier et un canal PCIe Gen4/Gen5 séparé. Les chiffres PCIe de 16/32 GT/s ne peuvent pas être extrapolés en un débit par broche NVLink-C2C ; utilisez les données réelles du fabricant et de la conception boîtier/canal.

Tout d'abord, sélectionnez les matériaux diélectriques et conducteurs pour le canal réellement routé et son budget de perte. Un PCB support peut employer des stratifiés à faible perte, comme le Megtron 6/7/8 ou le Tachyon 100G pour les E/S système PCIe/NVLink, mais les liaisons intra-boîtier NVLink-C2C ne peuvent pas être spécifiées par une exclusion globale du FR-4.

Ces PCB haute vitesse minimisent l'atténuation et la dispersion du signal.

Ensuite, le contrôle précis de l'impédance est crucial. Les désadaptations d'impédance provoquent des réflexions de signal, dégradant gravement les diagrammes en œil. HILPCB atteint des tolérances d'impédance différentielle dans une plage de ±5 % grâce à des procédés de fabrication avancés et un contrôle strict du processus. Cela nécessite une gestion précise de la largeur des pistes, de l'épaisseur du diélectrique et du poids du cuivre, soutenue par des logiciels de simulation pour la modélisation. Encore une fois, l'optimisation des vias est une étape cruciale. Dans les PCB multicouches plus épais, les trous traversants traditionnels créent des moignons inutiles, qui peuvent résonner à haute fréquence et devenir des tueurs de signal. La technologie de contre-perçage supprime précisément ces moignons, améliorant considérablement la qualité du signal. Pour les zones extrêmement denses, il est nécessaire d'utiliser des vias aveugles/enterrés de la technologie HDI pour raccourcir les chemins et réduire les effets parasites.

Les tolérances dépendent du client et du canal.

Enfin, la gestion du diaphonie. Dans le routage à haute densité, le couplage électromagnétique entre pistes adjacentes peut provoquer de la diaphonie. En augmentant l'espacement des pistes, en adoptant des structures stripline et en optimisant la disposition des vias de masse, on peut efficacement supprimer la diaphonie, garantissant l'indépendance de chaque canal.

Pourquoi l'intégrité de l'alimentation (PDN) est-elle cruciale pour le succès des PCB NVLink-C2C ?

Si l'intégrité du signal est l'autoroute, l'intégrité de l'alimentation (PI) est le réseau énergétique qui alimente cette autoroute. Un processeur intégrant plusieurs chiplets puissants peut consommer plus de 2000W, avec des fluctuations de courant atteignant des centaines d'ampères en nanosecondes pendant le fonctionnement. Une conception PDN inadéquate peut provoquer des chutes de tension du cœur, entraînant des erreurs de calcul voire des plantages du système.

Concevoir un PDN robuste nécessite une pensée systémique :

• Chemins à faible impédance : Le trajet complet du courant du VRM (Module de Régulation de Tension) au boîtier du chip doit avoir une impédance minimale. Ceci est généralement réalisé dans les PCB NVLink-C2C grâce à plusieurs plans d'alimentation et de masse continus et non interrompus. La technologie Heavy Copper (par exemple 3oz ou plus) réduit efficacement la résistance CC (IR Drop).
• Découplage hiérarchique : Différents types de condensateurs sont nécessaires pour supprimer le bruit à différentes fréquences. Les conceptions PDN utilisent des stratégies de découplage hiérarchique, plaçant des condensateurs électrolytiques de grande capacité près des VRM et de nombreux petits condensateurs céramiques à faible ESL (Inductance Série Équivalente) autour du boîtier du chip, formant un réseau large bande à faible impédance couvrant de kHz à GHz.
• Capacité plane : Les plans d'alimentation et de masse du PCB agissent comme d'énormes condensateurs plans, fournissant un découplage à des fréquences extrêmement élevées. Réduire l'épaisseur du diélectrique entre les plans d'alimentation et de masse augmente significativement cette capacité intrinsèque, cruciale pour supprimer le bruit haute fréquence.

En tant que fabricant de PCB expérimenté, l'équipe d'ingénieurs de HILPCB collabore étroitement avec les clients via des revues DFM (Conception pour la Fabricabilité) pour garantir que les conceptions PDN soient physiquement parfaites, par exemple en optimisant le placement des condensateurs et en assurant un nombre suffisant de vias d'alimentation.

Comment la conception avancée de l'empilement PCB équilibre-t-elle signaux, alimentation et dissipation thermique ?

La conception de l'empilement est l'âme des PCB NVLink-C2C, définissant la structure physique pour les signaux, l'alimentation, la masse et la dissipation thermique. Un excellent empilement atteint le meilleur équilibre entre performance, coût et fabricabilité.

Pour les PCB supports multicouches accompagnant des modules superpuce haute performance, la conception de l'empilement peut devoir traiter :

1. Isolation des couches de signal : Les paires différentielles à haute vitesse sont généralement routées en stripline (coincées entre deux couches de masse) ou microstrip (au-dessus d'une couche de masse). Les striplines offrent une meilleure protection EMI et préviennent la diaphonie, ce qui en fait le choix préféré pour NVLink-C2C et autres signaux haute vitesse.
2. Couplage plans alimentation/masse : Le couplage serré des plans d'alimentation et de masse exploite l'effet de capacité plane pour améliorer les performances du PDN.
3. Utilisation hybride des matériaux : Pour l'optimisation des coûts, des empilements hybrides peuvent être utilisés, employant des matériaux ultra-faible perte coûteux pour les couches de signal haute vitesse et des matériaux plus économiques pour les couches d'alimentation et de signal basse vitesse.
4. Structure symétrique : Pour éviter la déformation pendant la fabrication et l'assemblage due à des contraintes thermiques inégales, les conceptions d'empilement doivent maintenir une symétrie haut-bas.

Ce travail d'empilement s'applique aux interfaces réellement routées PCIe, mémoire, alimentation et système du support ; il ne définit pas la construction du boîtier NVLink-C2C propriétaire.

Note : les spécifications de boîtier/canal NVLink-C2C sont contrôlées par le fabricant ; le débit PCIe x16 et la bande passante cohérente agrégée C2C sont des métriques différentes et ne doivent pas servir de limites d'acceptation directes pour un canal PCB.

Quels sont les défis majeurs de gestion thermique pour les PCB NVLink-C2C ?

La puissance thermique de conception dépend du module et de la plateforme spécifiques ; ne considérez pas 1 500 W comme une valeur nominale standard de chaque dispositif NVLink-C2C. Évaluez séparément le boîtier, le TIM, la plaque froide, le cuivre du PCB et la dissipation locale du VRM.

Le PCB NVLink-C2C joue un double rôle dans la gestion thermique : il est à la fois un support de sources de chaleur et un maillon clé du chemin de dissipation thermique. Les stratégies efficaces de gestion thermique au niveau du PCB incluent :

• Vias thermiques (Thermal Vias): Disposition dense de nombreux vias thermiques sous la puce pour conduire la chaleur directement vers l'autre face du PCB, où sont généralement connectés de grands dissipateurs. Ces vias sont remplis de pâte conductrice ou plaqués directement pour maximiser l'efficacité thermique.
• Blocs de cuivre intégrés (Copper Coin): Pour les zones critiques, un bloc massif de cuivre peut être intégré directement lors de la fabrication du PCB. La conductivité thermique du cuivre est bien supérieure à celle des substrats PCB, servant d'"autoroute thermique" pour diffuser la chaleur latéralement et la conduire verticalement.
• Matériaux à haute conductivité thermique: Le choix de substrats PCB avec une conductivité thermique (Tc) plus élevée, bien que moins efficace qu'une conduction métallique directe, reste bénéfique pour la distribution globale de la chaleur et la réduction des écarts de température sur la carte.
• Collaboration avec les solutions de refroidissement système: La conception du PCB doit être étroitement coordonnée avec la solution de refroidissement du serveur (par exemple, refroidissement à air ou liquide). Par exemple, des positions d'installation précises et des surfaces de contact doivent être réservées pour les plaques froides (cold plates) des systèmes de refroidissement liquide, assurant la continuité du chemin de transfert thermique.

Ces techniques de gestion thermique ne s'appliquent pas seulement aux puces de calcul actuelles, mais sont également cruciales pour les futurs PCB Optical Interconnect ou Linear Optics PCB qui pourraient être intégrés dans les cartes mères des serveurs, car les modules optiques et les puces pilotes associées sont également très sensibles à la température.

De la conception à la fabrication : quel rôle joue le DFM dans les PCB NVLink-C2C ?

Une conception théoriquement parfaite est un échec si elle ne peut pas être fabriquée de manière économique et fiable. Le Design for Manufacturability (DFM) sert de pont entre la conception et la fabrication, et son importance est décuplée pour des cartes extrêmement complexes comme les PCB NVLink-C2C.

Collaborer tôt avec des fabricants expérimentés comme HILPCB pour des revues DFM peut éviter des modifications coûteuses et des retards de projet ultérieurs. Les points de contrôle DFM clés incluent :

• Capacité du processus de microvia : Les rapports d'aspect des perçages laser, la qualité des parois des vias et les processus de remplissage affectent la fiabilité. Les fabricants doivent confirmer si la conception se situe dans leur fenêtre de processus.
• Précision d'alignement de la stratification : Pour les PCB HDI multicouches, la précision d'alignement entre chaque couche est cruciale. De légers écarts peuvent entraîner des échecs de connexion des vias.
• Uniformité de l'épaisseur du cuivre : Pendant la galvanisation, les grandes surfaces de cuivre et les petites pistes peuvent présenter une épaisseur de cuivre inégale, ce qui affecte le contrôle de l'impédance et la capacité de transport du courant.
• Contrôle du gauchissement : Des conceptions de superposition asymétriques ou une distribution inégale du cuivre peuvent provoquer un gauchissement du PCB sous des chocs thermiques comme le soudage par refusion, affectant la qualité de soudage des BGA.

HILPCB propose des services gratuits d'analyse DFM. Nos ingénieurs utilisent des logiciels CAM professionnels et une vaste expérience de fabrication pour aider les clients à identifier et à corriger les risques de fabrication potentiels avant la production, assurant une transition en douceur des PCB PCIe Gen4 aux PCB NVLink-C2C.

Comment HILPCB Garantit la Qualité de Fabrication et d'Assemblage des Cartes NVLink-C2C ?

Produire une carte NVLink-C2C qualifiée n'est que la première étape ; un assemblage de haute qualité est tout aussi essentiel. En tant que fournisseur de services d'assemblage clé en main, HILPCB sait que chaque étape, de la carte nue à la PCBA entièrement fonctionnelle, doit être exécutée avec précision.

Côté fabrication, nous disposons d'équipements et de capacités de pointe :

• Technologie avancée d'imagerie et de gravure : Permet des traces fines de 1,5/1,5 mil pour répondre aux besoins de routage haute densité.
• Équipement de stratification haute précision : Garantit la stabilité dimensionnelle et la précision d'alignement des couches grâce à un contrôle strict de la température, de la pression et du temps.
• Désembouage plasma et remplissage électrolytique : Assure la fiabilité conductrice des micro-vias, base de la stabilité à long terme des cartes HDI.
• Méthodes d'inspection complètes : Nous utilisons l'inspection optique automatisée (AOI), l'inspection par rayons X et l'analyse de coupes ; l'AOI, les rayons X, les coupes et les tests électriques visent des défauts différents selon un plan d'échantillonnage défini. Ils ne peuvent pas surveiller "100 % des paramètres critiques" sans une matrice de couverture de test documentée.

Côté assemblage, nous sommes tout aussi capables de gérer des cartes mères de serveur complexes :

• Lignes de montage SMT haute précision : Gère des boîtiers BGA de grande taille (par exemple 100 mm x 100 mm) et des composants minuscules comme le 01005.
• Inspection 3D par rayons X : les rayons X 2D/3D peuvent révéler de nombreux ponts BGA cachés, des ouvertures franches et des vides, mais la sensibilité de l'inspection dépend de la géométrie et de la technique ; elle ne garantit pas la détection de chaque soudure froide.
• Soudage par refusion à température contrôlée : Pour les cartes mères épaisses et les combinaisons complexes de composants, nous personnalisons des profils de refusion optimisés pour garantir que tous les composants sont soudés dans des conditions sûres et fiables.
• Tests fonctionnels (FCT) : Sur demande du client, nous mettons en place des environnements de test pour effectuer des tests fonctionnels complets sur les cartes assemblées, assurant que chaque PCBA livrée est conforme à 100 % aux spécifications. Qu'il s'agisse de fabriquer des PCB PCIe Gen5 aux exigences rigoureuses ou des PCB d'optique linéaire nécessitant une propreté et une précision particulières, le système de gestion de la qualité de HILPCB (certifié ISO 9001 et IATF 16949) garantit les normes les plus élevées.

Conclusion

NVLink-C2C est une interface cohérente propriétaire à haute bande passante, généralement rencontrée dans des modules de calcul fortement intégrés. Les fabricants de PCB peuvent prendre en charge des exigences qualifiées de boîtier-support ainsi que les interfaces système, l'alimentation et la conception thermique associées, mais ils ne doivent pas promettre une spécification de canal "PCB NVLink-C2C" générique sans les détails de mise en œuvre du client.

Pour relever ces défis, vous avez besoin d'un partenaire disposant non seulement d'équipements de pointe, mais aussi d'une expertise technique approfondie et d'une vaste expérience sectorielle. HilPCB PCB Factory (HILPCB), avec plus de dix ans de spécialisation dans les PCB haute vitesse, haute densité et multicouches, ainsi que son service complet de la fabrication à l'assemblage, est prêt à relever les opportunités et les défis posés par les PCB NVLink-C2C. Nous nous engageons à transformer vos concepts de conception les plus avancés en produits matériels stables, fiables et hautes performances, pour propulser l'ère de l'IA et du HPC.

Contactez dès aujourd'hui l'équipe d'experts de HILPCB pour démarrer votre prochain projet de PCB serveur haute performance.

Liens connexes

• PCB haute vitesse
• PCB multicouches
• PCB HDI
• services d'assemblage clé en main