1. Executive summary : engagements qualité pilotés par la donnée (KPIs)
Sur les produits high-frequency/high-speed/high-density, la PCB est un déterminant direct de performance, reliability et stabilité long terme. HILPCB considère l’excellence manufacturing comme un résultat de mesure, monitoring continu et amélioration systématique. Le cœur de ce whitepaper—process capability analysis pcb—sert à transformer cette exigence en métriques et pratiques.
Nos objectifs qualité sont alignés à des KPIs mesurables :
- FPY (First Pass Yield) : bare board > 99.5%, PCBA > 99.2%.
- CPK : sur caractéristiques critiques (trace/space, drilling accuracy, impedance), CPK ≥ 1.67.
- OTD (On-Time Delivery) : multilayer standard > 98%.
Ce document explique comment HILPCB combine capability data, quality tools, stratégie de test et traceability end‑to‑end—avec SPC/MSA, pratiques SMT/test et une checklist DFM/DFT/DFR.
2. Core manufacturing capability : précision et stabilité quantifiées
Process capability compare les specs client à la variation réelle du process. Un PCB manufacturing whitepaper crédible doit être “data‑backed”. HILPCB suit et qualifie ses étapes clés pour livrer stablement en volume.
HILPCB key process capability metrics (mass production)
| Process step | Key capability | Performance metric | Mass production case |
|---|---|---|---|
| Innerlayer imaging | Min. trace/space | 2.5/2.5 mil (63.5/63.5 µm) | CPK > 1.67 |
| Drilling | Min. mechanical drill | 0.15 mm (6 mil) | Hole position accuracy: ±25 µm |
| Plating | Max. aspect ratio | 18:1 | Copper uniformity: >90% |
| Impedance control | Impedance tolerance | ±5% (typ.), ±3% (limit) | TDR pass rate > 99.9% |
| Solder mask | Min. solder mask dam | 3 mil (76.2 µm) | Registration accuracy: ±35 µm |
| Surface finish | ENIG | Au: 1–3 µ" / Ni: 120–240 µ" | Salt spray > 48 hours |
| Lamination | Max. layer count | 40 layers | Layer-to-layer registration: ±50 µm |
Ces performances reposent sur une gerber data preparation robuste et un réglage fin des équipements. Exemple soldermask : LDI + bonnes pratiques (soldermask exposure tutorial) pour garantir solder mask dam et précision.
3. Toolbox qualité : closed loop (prévention → amélioration)
HILPCB privilégie le contrôle process plutôt que la seule final inspection :
- SPC (control charts) pour paramètres clés.
- CPK suivi sur 100+ caractéristiques (base de process capability analysis pcb).
Capability highlight : CPK > 1.67 Indique une faible dérive du process et une distribution (6σ) largement dans la tolérance. Théoriquement < 3.4 DPMO (Six Sigma).
- MSA (Gage R&R) pour AOI/X-Ray/TDR.
- 8D pour résolution structurée.
- Digital dashboard : SPC, OEE, FPY en temps réel.
4. SMT/assembly capability : defect control et yield
Les lignes SMT (ex. Fuji NXT III) supportent 01005 et 0.35 mm pitch BGA.
Key SMT control points
- 3D SPI (100% paste inspection), 2) placement vision, 3) reflow profiles, 4) 3D AOI + X-Ray (BGA/QFN).
Objectif : une yield improvement roadmap continue.
5. Full-stack test coverage : fiabilité en conditions réelles
| Test method | Description | Coverage scope | Defects detected | Applicable products |
|---|---|---|---|---|
| AOI | Image‑based inspection. | 100% SMT joints, polarity, wrong/missing parts. | Bridging, solder balls, tombstoning, offset. | All SMT assemblies |
| ICT | Probe‑based electrical test. | R/C/L, diode/transistor, opens/shorts. | Wrong values, cold joints, opens/shorts. | Mid/high-density boards |
| FCT | End‑use emulation. | I/O, interfaces, power, logic. | Design issues, firmware bugs, drift. | Function‑critical products |
| Hipot Test | High‑voltage insulation test. | Power/HV circuit insulation. | Breakdown, clearance issues, leakage. | Power/industrial/medical |
| Reliability test | Environmental stress. | Temp cycling, vibration, shock, salt spray. | Early failures, fatigue, margin issues. | Automotive/aerospace/outdoor |
Procédure standard hipot test procedure et plan de test calibré coût/coverage.
6. Traceability end‑to‑end : data chain du matériau au field
Serial IDs, binding des lots matériaux/composants, paramètres machine, IDs opérateurs, logs ICT/FCT, data lake et visualisation pour root‑cause rapide—moteur d’amélioration continue pour process capability analysis pcb.
7. Checklist DFM/DFT/DFR : co-design best practices
HILPCB collaborative checklist (V2.0)
| Category | Check item | Best practice / recommendation |
|---|---|---|
| DFM (Manufacturing) | Gerber Data Preparation | Provide RS-274X or ODB++ with clear layer definitions. |
| Trace/space | Avoid absolute limits; keep at least 10% design margin. | |
| Pad design | Use NSMD for BGA pads; recommended pad size is 80–85% of ball diameter. | |
| Via type | Prefer through vias; use blind/buried vias cautiously. For VIPPO, specify fill and capping requirements clearly. | |
| Solder mask bridge | Ensure sufficient solder mask dam for dense pins (e.g., QFP), recommended ≥ 3.5 mil. | |
| Silkscreen | Do not print on pads; character height ≥ 30 mil; line width ≥ 5 mil for readability. | |
| Panelization | Use V-cut or mouse-bites; provide clear panel drawing; keep edge clearance (≥ 5 mm). | |
| Plane-to-pad clearance | Keep ≥ 8 mil between planes and non-connected pads/holes to avoid shorts. | |
| Fiducial marks | Place 2–3 fiducials on panel/unit diagonals; 1 mm diameter, 2 mm soldermask opening. | |
| Annular ring | Ensure adequate annular ring for all PTH (≥ 4 mil) to prevent opens. | |
| ... (15+ more items) | ... | |
| DFT (Test) | Test points | Provide ≥ 0.8 mm diameter test points for critical signals; spacing ≥ 1.5 mm. |
| Test-point distribution | Distribute points evenly; avoid crowding in one area. | |
| ICT accessibility | Do not place points under large components or within 3 mm of the board edge. | |
| JTAG/Boundary Scan | Break out TCK, TMS, TDI, TDO, TRST for JTAG-enabled ICs. | |
| Programming interface | Reserve ISP/SWD or similar for firmware programming and debug. | |
| Power isolation | Add 0Ω resistors or jumpers to isolate power domains for test. | |
| ... (5+ more items) | ... | |
| DFR (Reliability) | Component selection | Avoid EOL or single-source components. |
| Thermal management | Add thermal vias under high-power devices and increase ground copper area. | |
| Decoupling capacitors | Place close to IC power pins per datasheet recommendations. | |
| ESD protection | Add ESD devices near external ports (USB, HDMI, etc.). | |
| Material selection | Select laminates based on frequency, temperature, and environment (e.g., FR-4 TG170, Rogers). | |
| ... (5+ more items) | ... |
8. Case study & next step
Cas client medical diagnostics : PCBA FPY < 90% à cause de BGA intermittents → analyse X-Ray/cross‑section, correction VIPPO, vacuum reflow + 100% 3D X-Ray. Résultat : FPY 99.6% et -85% de field failures.
Upload Gerber + BOM → rapport DFM/DFT gratuit sous 24h.
FAQ
Que dit réellement une process capability analysis à une équipe PCB ou PCBA ?
Elle indique si un process de fabrication peut rester de manière répétable dans les limites de spécification au lieu de réussir seulement quelques échantillons. En pratique, elle aide à juger si le perçage, l'impression de pâte, le placement, le reflow ou d'autres étapes critiques sont assez stables pour une montée en volume fiable.
Pourquoi un bon yield ne suffit-il pas à lui seul pour prouver la capability d'un process ?
Parce qu'un chiffre de yield isolé montre seulement ce qui s'est passé sur un lot, alors qu'une capability analysis mesure si le process reste centré et maîtrisé dans le temps. Une ligne peut afficher un bon rendement à court terme tout en dérivant vers des défauts futurs si la variation, la discipline de réglage ou le comportement matière ne sont pas réellement sous contrôle.
Quelles étapes méritent le plus souvent une capability analysis en fabrication électronique ?
Les meilleures candidates sont les étapes qui influencent directement l'ajustement, la qualité de brasage, la fiabilité électrique ou la répétabilité, comme l'impression de pâte, la précision pick-and-place, la stabilité du reflow, le perçage, la métallisation, le contrôle d'impédance et certaines données critiques d'inspection. La valeur est maximale lorsque l'analyse se concentre sur les process qui impactent à la fois yield et fiabilité aval.
Comment relier capability analysis, DFM, DFT et amélioration continue ?
Elle doit servir de boucle de retour, pas de rapport qualité isolé. Les données doivent alimenter les tolérances de design, la stratégie de fixtures, la couverture de test, les décisions de process window et les actions correctives afin d'améliorer en parallèle le produit et la ligne de fabrication.
Conclusion
Ce whitepaper détaille process capability analysis pcb : CPK, yield, quality tools, test coverage et traceability, plus une checklist DFM/DFT/DFR. Impliquer tôt l’équipe DFM/DFA de HILPCB accélère prototype et volume sans compromis sur quality/compliance.
Support manufacturing/assembly : HILPCB Turnkey Assembly ou SMT Assembly.