Hochgeschwindigkeits-Leiterplattenfertigung | 25–112 Gbps (fünfundzwanzig bis einhundertzwölf) | PCIe Gen5/Gen6 | Impedanz ±5%
Hochgeschwindigkeits-Digital-PCBs für PAM4/NRZ-Kanäle: 25–112 Gbps (fünfundzwanzig bis einhundertzwölf Gigabit pro Sekunde) SerDes, PCIe Gen5/Gen6, Rückbohrung, verlustarme und ultra-verlustarme Schichtungen und kontrollierte Impedanz ±5% (plus/minus fünf Prozent) verifiziert durch TDR/VNA. Sieben-Tage (sieben Tage) Schnellumschlag-Prototypen.
Kanalkoptimierung und Verlustbudgetmanagement
Entwerfen Sie PAM4/NRZ-Kanäle für maximale Augenöffnung und BER-MargeSobald die Anstiegszeit unter 100–200 ps (einhundert bis zweihundert Pikosekunden) fällt oder die Datenrate 10 Gbps (zehn Gigabit pro Sekunde) überschreitet, dominiert das Verbindungsverhalten die Gesamtsystemleistung. Unser Hochgeschwindigkeitsdesign konzentriert sich auf drei Säulen: Einfügungsdämpfung (Material Df 0,001–0,004 — null Komma null null eins bis null Komma null null vier), Impedanzkontrolle (Zieltoleranz ±5% — plus/minus fünf Prozent) und Leistungsverteilungsnetzwerk (PDN)-Impedanz. Durch die Verwendung von kontrollierter Impedanzdesign und die Entfernung von Stummelresten durch Rückbohrung erhalten wir eine offene Augenöffnung und kontrolliertes Jitter, um CTLE/DFE-Equalisierungsbudgets und BER-Ziele von bis zu 10⁻¹² (ein Fehler pro Billion Bits) zu erreichen.
Die Materialauswahl richtet sich nach dem Verlustbudget und der Signalreichweite. Zum Beispiel unterstützt Megtron 6 (Df ≈0,002 — null Komma null null zwei bei 10 GHz) 28 Gbps NRZ über 12–15 Zoll (zwölf bis fünfzehn Zoll).
Tachyon 100G und Isola I-Speed mit Kupfer geringer Rauheit erweitern 56–112 Gbps (sechsundfünfzig bis einhundertzwölf Gigabit pro Sekunde) PAM4-Kanäle auf 20–25 Zoll (zwanzig bis fünfundzwanzig Zoll). Niedrigprofil-Kupfer (Ra ≤1,5 μm — kleiner oder gleich eins Komma fünf Mikrometer) reduziert die Einfügungsdämpfung um 3–8% (drei bis acht Prozent) im Vergleich zu Standardfolien. Für die Dielektrikumoptimierung siehe unseren Hochfrequenzmaterialführer und HDI-PCB Stackup-Optionen.
Kritisches Risiko: Schlechte Via-Übergänge, unkontrollierte Referenzebenenwechsel oder Fasergewebeeffekte können zu Verzerrungen, Modenkonversion und Augenöffnungsverlust führen, die über die Wiederherstellungsfähigkeit hinausgehen. Inkonsistente Plattierungsdicke erhöht auch die Via-Stummelresonanz und Rückflussdämpfung, was die Kanalcompliance verschlechtert.
Unsere Lösung: Wir wenden Signalintegritätssimulation mit S-Parameter- und 3D-Feldlösern zur Vorlayoutvalidierung an. Die Via-Optimierung wird durch Rückbohrung und TDR/VNA-Korrelation verifiziert, um sicherzustellen, dass die Impedanzvariation innerhalb von ±3% (plus/minus drei Prozent) bleibt. Jedes Design unterliegt einer Zeitbereichsreflexion (TDR) und Augenöffnungsvalidierung gemäß IEEE 802.3/CEI-Compliance. Für ultralange Reichweiten oder gemischte Signalsysteme erreichen Hybridbauweisen mit Backplane-PCBs und Hochfrequenz-PCBs eine ausgewogene Signalintegrität und thermische Kontrolle.
- Differenzielle Impedanz 85/90/100 Ω (Ohm) ±5% (plus/minus fünf Prozent) durch TDR verifiziert
- Material Df 0,001–0,004 @10 GHz (null Komma null null eins bis null Komma null null vier bei zehn Gigahertz)
- Rückbohrung Stummelrest <10 mil (weniger als zehn mils) für 56 Gbps und höher (sechsundfünfzig und höher)
- Fasergewebeverzerrungsminderung: ±7° (plus/minus sieben Grad) Routing oder Spread-Glass
- PDN-Zielimpedanzmodellierung zur Erfüllung des transienten Stroms
- Paarlängentoleranz ≤5–10 mil (kleiner oder gleich fünf bis zehn mils)
🚀 Schnelle Angebotsanfrage
📋 Vollständige Fähigkeiten erhalten
Deterministische Fertigung für wiederholbare S-Parameter
Statistische Prozesskontrolle und Registrierungsgenauigkeit für Charge-zu-Charge-KonsistenzWir halten die Impedanzvariation in der Produktion innerhalb von ±5 % (plus/minus fünf Prozent), indem wir die Dielektrikumsdicke und die Leiterbahnbreite kompensieren. LDI steuert die Leiterbahnbreite auf ±10 % (plus/minus zehn Prozent) des Nennwerts; die Zwischenschichtregistrierung bleibt innerhalb von ±25–50 μm (plus/minus fünfundzwanzig bis fünfzig Mikrometer). Mehrfach-Tiefen-Rückbohrung liefert verbleibende Stummel <10–15 mil (weniger als zehn bis fünfzehn mils) für 25–28 Gbps (fünfundzwanzig bis achtundzwanzig); 112 Gbps (einhundertzwölf) zielt auf ~5 mil (etwa fünf mils).
Sequenzielle Laminierung unterstützt hybride Schichtungen (Ultra-/Niedrigverlust dort, wo es wichtig ist, FR-4 anderswo), reduziert die Materialkosten um 30–50 % (dreißig bis fünfzig Prozent) und erhält gleichzeitig die Kanalbudgets. Harzflusskontrolle verhindert Glasfreilegung, die die lokale Dk verschieben könnte. Siehe HF/HS-Fertigungsablauf. Für starke Stromverteilungsschichten innerhalb desselben Designs, bewerten Sie unsere Schwerkupfer-PCB-Fähigkeiten für PDN-Robustheit.
- LDI Leiterbahnbreitenkontrolle ±10 % (plus/minus zehn Prozent)
- Mehrfach-Tiefen-Rückbohrung mit Querschnittsverifizierung
- Hybride Schichtungen: Ultra-Niedrigverlust plus Standardmaterialien
- Schicht-zu-Schicht-Registrierung ±25–50 μm (plus/minus fünfundzwanzig bis fünfzig Mikrometer)
- Niedrigrauheit Kupferhaftung mit Oxidalternativen
Technische Spezifikationen für Hochgeschwindigkeits-Digital-PCBs
Optimiert für 10 Gbps NRZ bis 112 Gbps PAM4 (zehn bis einhundertzwölf Gigabit)
| Parameter | Standardfähigkeit | Erweiterte Fähigkeit | Standard |
|---|---|---|---|
Layer Count | 2–20 Lagen (zwei bis zwanzig) | Bis zu 48 Lagen (bis zu achtundvierzig) | IPC-2221 |
Base Materials | Isola I-Speed, RO4350B | Megtron 6/7, Tachyon 100G, PTFE | IPC-4103 |
Board Thickness | 0.8–2.4 mm (null Komma acht bis zwei Komma vier) | 0.4–5.0 mm (null Komma vier bis fünf Komma null; ±5% — plus/minus fünf Prozent) | IPC-A-600 |
Copper Weight | 0.5–2 oz (null Komma fünf bis zwei Unzen) | Bis zu 5 oz (bis zu fünf Unzen; PDN-Lagen) | IPC-4562 |
Min Trace/Space | 75/75 μm (3/3 mil; fünfundsiebzig mal fünfundsiebzig Mikrometer) | 50/50 μm (2/2 mil; fünfzig mal fünfzig Mikrometer) | IPC-2221 |
Dielectric Constant (Dk) | 3.0–4.5 (drei Komma null bis vier Komma fünf) | <3.0 (weniger als drei Komma null; PTFE-Klasse) | Material datasheet |
Loss Tangent (Df) | <0.005 @10 GHz (weniger als null Komma null null fünf bei zehn Gigahertz) | ≤0.002 @10 GHz (weniger oder gleich null Komma null null zwei bei zehn Gigahertz) | Material datasheet |
Impedance Control | ±10% (plus/minus zehn Prozent) | ±5% (plus/minus fünf Prozent; weitere Informationen) | IPC-2141 |
Surface Finish | ENIG, Immersion Silver | ENEPIG, Soft/Hard Gold | IPC-4552/4556 |
Quality Testing | TDR, AOI, E-Test | VNA, Eye Diagram, Jitter | IPC-9252 |
Certifications | ISO 9001, UL, IPC Klasse 3 | IATF 16949, AS9100 | Industry standards |
Lead Time | 7–15 Tage (sieben bis fünfzehn Tage) | Fünf-Tage (fünf-Tage) Express | Production schedule |
Bereit, Ihr PCB-Projekt zu starten?
Ob Sie einfache Prototypen oder komplexe Produktionsläufe benötigen, unsere fortschrittlichen Fertigungskapazitäten gewährleisten überlegene Qualität und Zuverlässigkeit. Erhalten Sie Ihr Angebot in nur 30 Minuten.
Differenzielle Leitungsführung und Referenzebenen-Kontinuität
Häufige Ziele: PCIe 85 Ω, Ethernet 90 Ω, allgemein 100 Ω (Ohm). Mikrostreifen sind einfacher zu verlegen, strahlen aber mehr ab; Streifenleitungen verbessern die Isolierung bei leicht erhöhten dielektrischen Verlusten; Broadside unterstützt die Dichte, erfordert jedoch eine Steuerung der Laufzeitdifferenz. Fasergewebebedingte Laufzeitdifferenzen werden durch ±7° (plus/minus sieben Grad) Leitungsführung oder Glasgewebe mit gestreuten Fasern gemindert. Siehe Hochfrequenz-Impedanzoptimierung und unsere ergänzenden Hochfrequenz-PCB-Fähigkeiten für RF-Bereiche in gemischten Systemen.
Durchkontaktierungen sind die Hauptursache für Diskontinuitäten: Anti-Pads an Bohrung/Stapel anpassen, Masse-Durchkontaktierungszäune innerhalb von 0,5–1,0 mm (null Komma fünf bis eins Komma null Millimeter) platzieren, um Rückstrompfade zu erhalten. Rückbohren entfernt nicht funktionelle Stummel; bei 28 Gbps (achtundzwanzig) können verbleibende Stummel über ~15 mil (etwa fünfzehn mil) Einfügedämpfungsnotizen nahe Nyquist erzeugen.
Verlustzerlegung und Equalizer-Reserve
Über 5–10 GHz (fünf bis zehn Gigahertz) dominieren dielektrische Verluste; Leiterverluste wachsen mit der Quadratwurzel der Frequenz aufgrund des Skineffekts. Die gesamte Einfügedämpfung bei Nyquist bestimmt den Equalizer-Bedarf: über 15–20 dB (fünfzehn bis zwanzig Dezibel) erfordert typischerweise CTLE plus DFE. Reflexionen (Sdd11) werden üblicherweise besser als −10 dB (minus zehn Dezibel) angestrebt. Wir verwenden 3D-EM zur Modellierung von Durchkontaktierungen/Steckverbindern/AC-Kondensatoren; Übersprechkontrolle hält FEXT unter −40 dB (minus vierzig Dezibel). Siehe TDR-Testpraxis. Für enge Biegeverbindungen zwischen Platinen oder Modulen erkunden Sie unsere Flex-PCB-Optionen.
Leistungsvalidierung und SPC
TDR mit 35 ps (fünfunddreißig Pikosekunden) Flanke lokalisiert Impedanzänderungen auf ±2 mm (plus/minus zwei Millimeter). VNA misst DC–40 GHz (Gleichstrom bis vierzig Gigahertz) mit Sdd21-Unsicherheit ±0,1 dB (plus/minus null Komma eins Dezibel). Konsistenzprüfungen umfassen: Kupferdicke ±10% (plus/minus zehn Prozent), dielektrische Dicke ±5% (plus/minus fünf Prozent) und Geometrie, die den Designzielen entspricht. Die restliche Länge nach Rückbohren wird durch Schnittprüfung bestätigt. IPC-Klasse 3-Verarbeitung und SPC halten einen Schlüssel-Cpk ≥1,33 (größer oder gleich eins Komma drei drei).
KI, Datacom und 5G-Anwendungsfälle
Rechenzentrum/KI: 56–112 Gbps (sechsundfünfzig bis einhundertzwölf) Linecards und Backplane-Designs, zwanzig bis dreißig Lagen mit hybriden Stapeln; ultra-niedrige Verluste nur auf kritischen Lagen; typische Kanallänge 30–40 Zoll (dreißig bis vierzig Zoll). PDN-Zielimpedanz <1 mΩ (weniger als ein Milliohm) @100 MHz (bei einhundert Megahertz) unterstützt >100 A (mehr als einhundert Ampere) Transienten.
5G: 25 Gbps Fronthaul koexistiert mit 28/39 GHz (achtundzwanzig/neununddreißig) mmWave; geteilte Stapel und Übergänge koppeln RF- und Hochgeschwindigkeitsbereiche. Siehe 5G-PCB-Technologie.
Technische Absicherung & Zertifizierungen
Erfahrung: Volumenprogramme bei 25–112 Gbps mit Rückbohrungen, Blind-/vergrabenen Via und Kupfer mit geringer Rauheit.
Expertise: Feldlöser plus 3D EM für Vias/Stecker; SPC über Impedanz/Registrierung/Plattierung; Cpk ≥1,33 (größer oder gleich eins Komma drei drei).
Autorität: IPC-6012 Klasse 3, IATF 16949, AS9100; auditbereite Dokumentation.
Verlässlichkeit: MES verknüpft Los-Codes und Serialisierung mit TDR/VNA-Daten; Losberichte verfügbar.
- Prozesskontrollen: Dielektrizitätsdicke, Registrierung, Kupferrauheit, Rückbohrreste
- Rückverfolgbarkeit: Serialisierung, Losverfolgung, digitaler Begleitschein
- Validierung: TDR/VNA, Querschnitte, thermische/Feuchtigkeitsbelastung
Häufig gestellte Fragen
Wann sollte ich von FR-4 zu Materialien mit niedrigem oder ultra-niedrigem Verlust wechseln?
Back-Drilling vs. sequentielle Laminierung (Blind-/Buried-Vias): Wie entscheide ich mich?
Wie schätze ich die Zielimpedanz des PDN ein?
Kann Standard-FR-4 25 Gbps unterstützen?
Wie kann ich Faser-Gewebe-Skew reduzieren?
Welche Oberflächenveredelung ist für Hochgeschwindigkeit am besten?
Erleben Sie Fertigungsexzellenz
Fortschrittliche Fertigungsprozesse gewährleisten, dass jede PCB den höchsten Qualitätsstandards entspricht. Erhalten Sie sofort Ihr individuelles Angebot.